[发明专利]闪存中浮置栅极的制造方法

说明书

本发明是关于一种闪存的制作方法，特别是关于一种闪存中浮置栅极的制作方法。

非挥发性内存已应用在各种电子组件的使用上，如储存结构资料、程序资料及其它可以重复存取的资料。而在可程序非挥发内存上，最近更是强调可电除且可编程只读存储器(EEPROMs)，其为个人计算机中与电子设备所广泛采用的内存组件。传统的可电除且可编程只读存储器系以浮置闸(floating gate)晶体管结构来完成，其具有可写入、可抹除和可保存数据的优点，但也有存取速度较慢的缺点。然而，近来发展的闪存结构的可电除且可编程只读存储器，已具有较快的存取速度。

一般闪存的快闪记忆单元具有两个栅极结构，一为浮置栅极，另一为控制栅极。浮置栅极用来储存电荷，控制栅极则用来控制资料存取，其中控制栅极则通常与字符线相接，而浮置栅极位于控制栅极下方，其通常处于浮置状态，并没有与任何线路相接，而由控制栅极形成的位置可以大致分为堆栈式与分离式栅极两种。

公知分离式栅极闪存的信道包括两个部分，一为控制栅极信道，一为浮置栅极信道，通过两者控制此记忆单元的开关状态。分离式栅极闪存中的控制栅极仅部分覆盖于浮置栅极上，由于控制栅极与浮置栅极之间存在一耦合系数(coupling ratio，α_CF)，为了增加控制栅极与浮置栅极之间的耦合系数，同时避免对准确度的误差导致未受浮置栅极涵盖的主动区在控制栅极形成之后，形成源极、漏极之间的导通，因此通常浮置栅极的两侧会覆盖住部分的隔离区域，以增加之间的耦合系数，并确保主动区域被浮置栅极完全覆盖住。

图1至图7是公知闪存中浮置栅极的制作流程图。首先请先参照图1，提供一基底100，在此基底100上的主动区域中形成一层闸氧化层104，再于闸氧化层104上形成一层已经过掺杂的多晶硅层106以作为浮置栅极的材料，在形成多晶硅层106之后，接着形成一层第一氮化硅层108覆盖于多晶硅层106上，若要得到宽度为3000的浮置栅极，则第一氮化硅层108的厚度需略大于3000，最后再以一图案化的光阻110覆盖于第一氮化硅层108上，以定义出浮置栅极的位置。

接着请参照图2，此基底100具有浅沟道隔离结构102，用以定义出主动区域。而在定义出浮置栅极的位置之后，将未受光阻110覆盖的第一氮化硅层108移除至暴露多晶硅层106为止，接着将暴露出的多晶硅层106氧化，以形成浮置闸氧化层112，由于两侧靠近第一氮化硅层108的多晶硅层106的氧化作用，会被第一氮化硅层108抑制，因此所形成的浮置闸氧化层112在边缘会呈现鸟嘴的形状。

接着请参照图3，接着沉积氮化硅层覆盖于第一氮化硅层108与浮置闸氧化层112上，再进行此氮化硅层的回蚀刻至暴露出氮化硅层108为止，以第一氮化硅层108的侧壁与浮置闸氧化层112之间形成第一间隙壁114，由于回蚀刻的关系，第一间隙壁114仅覆盖住部分浮置闸氧化层112，两侧被第一间隙壁114所覆盖的部分即为浮置栅极的宽度，之后再以第一间隙壁114为罩幕，将未受第一间隙壁114覆盖的浮置闸氧化层112移除至暴露出多晶硅层106为止，而将浮置闸氧化层112分为两个部分。

接着请参照图4及图5，在将浮置闸氧化层112分为两个部分之后，将第一氮化硅层108与第一间隙壁114移除至暴露出其下的多晶硅层106与浮置闸氧化层112为止，接着形成一层第二氮化硅层116覆盖于多晶硅层106与浮置闸氧化层112上，再以一层图案化的光阻层覆盖于第二氮化硅层116上，并将未受光阻覆盖的第二氮化硅层116移除，所形成的第二氮化硅层116的形状与位置如图4所示，最后再将光阻剥除。

接着请参照图5，沉积氮化硅层覆盖于第二氮化硅层116与浮置闸氧化层112上，再进行此氮化硅层的回蚀刻至暴露出第二氮化硅层116与浮置闸氧化层112为止，以第二氮化硅层116的侧壁与浮置闸氧化层112的侧壁上形成第二间隙壁118a与108b，其中第二间隙壁118a形成于第二氮化硅层116的侧壁上，而第二间隙壁108b形成于浮置闸氧化层112内侧的侧壁上，如图5中所示。