[发明专利]具有自我对准分离栅极的快闪存储单元组件及其制造方法

权利要求书

1.一种具有自我对准分离栅极的快闪存储单元集成电路的制造方法，其特征是：其步骤包括：

形成一半导体基底；

形成一第一隔离区以及一第二隔离区于该基底上，该隔离区具有一主动区，且该主动区是定义在该第一隔离区和该第二隔离区间的凹陷区域；

形成一介电层覆盖该主动区；

形成一材料层覆盖该第一隔离区、该第二隔离区以及该主动区；以及

选择性去除部分覆盖该第一隔离区和该第二隔离区的材料层，并且在该凹陷区形成一实质平坦化的材料区，且该实质平坦化的材料区是自我对准于该凹陷区。

2.如权利要求1所述的具有自我对准分离栅极的快闪存储单元集成电路的制造方法，其特征是：其中该平坦化步骤是利用化学机械研磨法完成。

3.如权利要求1所述的具有自我对准分离栅极的快闪存储单元集成电路的制造方法，其特征是：其中这些隔离区包括有氧化物。

4.如权利要求1所述的具有自我对准分离栅极的快闪存储单元集成电路的制造方法，其特征是：其中该较厚的材料层包括多晶硅。

5.如权利要求1所述的具有自我对准分离栅极的快闪存储单元集成电路的制造方法，其特征是：其中该第一隔离区和第二隔离区是利用区域硅氧化工艺法制备。

6.如权利要求1所述的具有自我对准分离栅极的快闪存储单元集成电路的制造方法，其特征是：其中该实质平坦化区域被定义为浮置栅极。

7.如权利要求1所述的具有自我对准分离栅极的快闪存储单元集成电路的制造方法，其特征是：其中还包括一步骤，以形成一介电层覆盖该实质平坦化的材料区。

8.如权利要求7所述的具有自我对准分离栅极的快闪存储单元集成电路的制造方法，其特征是：其中还包括一步骤，以形成一控制栅极层覆盖该介电层。

9.如权利要求8所述的具有自我对准分离栅极的快闪存储单元集成电路的制造方法，其特征是：其中该实质平坦化材料区、该介电层和该控制栅极层定义为EEPROM半导体组件的栅极结构。

10.如权利要求9所述的具有自我对准分离栅极的快闪存储单元集成电路的制造方法，其特征是：其中该EEPROM半导体组件包括一EEPROM半导体组件。

11.一种具有自我对准分离栅极的快闪存储单元集成电路，其特征是：该组件包括有：

一半导体基底；

一位在该半导体基底上的第一隔离区和一第二隔离区，其中在该第一隔离区和该第二隔离区间的凹陷区并定义有一主动区；

一遂穿介电层定义于该主动区上；

一自我对准浮置栅极层定义于该凹陷区的主动区上；

一介电层定义覆盖于该浮置栅极上；

一控制栅极定义覆盖部份该浮置栅极层；

其中，该浮置栅极层和该控制栅极层定义为一分离式栅极结构。

12.如权利要求11所述的具有自我对准分离栅极的快闪存储单元集成电路，其特征是：其中该遂穿介电层包括有二氧化硅。

13.如权利要求11所述的具有自我对准分离栅极的快闪存储单元集成电路，其特征是：其中该第一隔离区和该第二隔离区是利用区域硅氧化工艺法制备。

14.如权利要求11所述的具有自我对准分离栅极的快闪存储单元集成电路，其特征是：其中该浮置栅极层包括有多晶硅。

15.如权利要求11所述的具有自我对准分离栅极的快闪存储单元集成电路，其特征是：其中该控制栅极包括有多晶硅。

16.如权利要求11所述的具有自我对准分离栅极的快闪存储单元集成电路，其特征是：其中该自我对准浮置栅极具有一上表面，与该第一隔离区和该第二隔离区的上表面切齐。

17.如权利要求11所述的具有自我对准分离栅极的快闪存储单元集成电路，其特征是：其中该自我对准浮置栅极是利用化学机械研磨法提供。

18.如权利要求11所述的具有自我对准分离栅极的快闪存储单元集成电路，其特征是：自我对准浮置栅极是位在该第一隔离区的外缘。