[发明专利]低压模式且经通道擦写的快闪存储单元及其制作方法

说明书

本发明涉及一种低压模式且经通道擦写的快闪存储单元及其制作方法，主要是借助加入三重井(Triple Well)结构以便于操作时可分别施加同电压到N型基底上的深P型井与N型井，使其可能产生的漏电流降至最低，有效降低擦除操作时的端点电压，降低整体结构所需的电荷泵线路设计的复杂度，进而达到提高操作效率的目的。

快闪存储器(Flash Memory)由于具有电擦写资料的非挥发性存储器功能，所以普遍被使用在如携带型手提电脑或通讯设备等资讯电子产品中。而一般利用通道富勒一诺得亥姆效应(Channel Fowler-Nordheim effect)来操作此快闪存储单元的结构，会因其阵列结构需求越来越密集，进而造成各存储器间的操作相互影响，故利用该效应设计的存储器，其阵列密集度会有一定的限制，而根据台湾专利号87116135所公开的技术内容，“经由通道写入/抹除之快闪存储单元结构制造方法与其操作方法”，便可有效改善这一状况，如图1所示，为现有经由通道写入/抹除的快闪存储单元截面图；如图所示，其在一P型基底10上形成一N型井(N-Well)12，在该N型井12内分别离子布植有一N型布植区15，为其漏极区，及一P型布植区16，且在N型布植区15下亦离子布植有另一P型布植区17，由于该P型布植区17，布植深度远大于该P型布植区16，故可做为一P型井，且该另一P型布植区17与该P型布植区16相接连；另外，该N型布植区16的另一端亦布值有一N型布植区18，为其源极区，而在该P型布植区16的上方则设有一堆叠闸G。

但根据此现有技术，该快闪存储单元的源极区并不一定要位于漏极区的对侧上，即为独立的源极区，且每一个漏极区极对应一个井，故当密度增加时，不会造成源极与漏极区贯穿到一起的缺点，因此可增加制造的密集度。

但是，在擦除时，若为减轻电荷泵线路的负担，欲使用较低的端点电压，而将原施加到字线的正电压与源极线接地电压改为分别施加到字线与源极线一较小的正电压与负电压，其施加到N型井12的源极线负电压，便会在该N型井12与接地的P型基底10间的PN界面上产生一顺向偏压，并间接造成一漏电流IL进而使该擦除操作失败。

本发明的主要目的在于提供一种低压模式且经通道擦写的快闪存储单元及其制作方法，在基底上形成一深P型并及一N型井，即一三重井，在操作时可分别施加同电压到N型基底上的深P型及N型井，使两电压相抵消，避免PN界面顶向导通，减低漏电流。

本发明的次要目的在于提供一种低压模式且经通道擦写的快闪存储单元及其制作方法，借助加入三重井(Triple Well)，在操作时可分别施加同电压到N型基底上的深P型井与N型井，有效降低擦除操作时的端点电压，降低整体结构所需的电荷泵线路设计的复杂度，提高操作效率。

本发明的又一目的在于提供一种低压模式且经通道擦写的快闪存储单元及其制作方法，借助穿隧氧化层结构的改变，降低写入时所产生的干扰。

本发明的目的是通过如下的技术方案实现的：

一种低压模式且经通道擦写的快闪存储单元的制作方法，在一N型基底内离子布植一深P型井层；在该深P型井层内离子布植一N型井层；在该N型井层表面离子布植一浅P型布植区；在该浅P型布植区上生长一通道氧化层，并沉积一多晶硅层；蚀刻该通道氧化层及该多晶硅层；在该蚀刻後的通道氧化层及多晶硅层上蚀设一氧化膜-氮化硅膜-氧化膜(0NO)层；在该氧化膜-氮化硅膜-氧化膜层上沉积一多晶硅层；蚀刻该通道氧化层上各生长层及沉积层，形成一矩形堆叠层，该矩形堆叠层两侧为裸露的通道氧化层区块；进行氧化，在该矩形堆叠层与该N型井表面间形成一微笑形氧化层；在该矩形堆叠层的一侧离子布植一深P型布植区，并设在该N型井层内；于该N型井层内离子布植一个以上N型布植区，其位于该矩形堆叠层的两侧。

所述的深P型布植区位与该浅P型布植区一侧相接，且该深P型布植区的布植深度大于该浅P型布植区。

所述的N型布植区位于该深P型布植区内。

上述的快闪存储单元的制作方法还包括下列步骤：沉积一多晶硅层，覆盖在该矩形堆叠层及其两侧；蚀刻位于该矩形堆叠层一侧的多品硅层部分，形成一通道，使该布植有深P型布植区及一N型布植区的N型井层部份裸露；在该多晶砂层的被蚀刻通道接设一金属接片，其与该布植有深P型布植区及N型布植区的一N型井层部份相接。

所述的P型半导体及N型半导体材质可互为更换。