[发明专利]多位沟道电容器

说明书

发明领域

此发明涉及多逻辑沟道电容器。

发明背景

图1是一个动态随机存取存储器(DRAM)单元100的原理图。如图所示，存储器单元包括一个晶体管110和一个沟道电容器150。晶体管的第一极板111与位线125相连，第二极板112与电容器相连。晶体管的栅极板113与字线126相连。

在基片中形成的沟道电容器，包括由电介质层155隔开的第一和第二个电极板或板153和157。第一个板153与晶体管的第二个电极板相连。第一个板是储存信息的存储极板。

多个存储器单元被排成行和列，通过行方向的字线和位方向的位线相连。第二个板可与一个恒压源170相连，作为阵列中各存储器单元的公共板。

更高的集成度要求在限制表面积的同时，使用更多的存储器单元制造存储集成电路，从而造成了制造这些集成电路的难度。所以需要制造有利于提高密度而保持集成电路较小尺寸的存储器单元。

发明简述

此发明涉及多位沟道电容器。沟道电容器在基片中形成。沟道电容器的下层区域是被电介质层隔离的第一、第二存储节点。电介质层将传感电压分离成高区域和低区域，分别表示存储在第一和第二个节点中的数据。在沟道电容器的上部安装了一个绝缘环。

图形概述

图1显示了常规存储器单元的一个原理图；

图2显示了常规沟道电容器存储器单元的一个横截面示图；

图3显示了实施形式根据本发明的一个实施形式的一个沟道电容器；

图4a-b显示了根据本发明的一个实施形式的实施形式一个沟道电容器的制造过程；

图5a-b显示了根据本发明的另外一个实施形式的实施形式一个沟道电容器的制造过程。

本发明的详细描述

此发明涉及沟道电容器，如在集成电路的存储器单元中使用的沟道电容器。这类集成电路，例如，包括如动态随机存取存储器(DRAMs)的随机存取存储器(RAMs)，如Rambus DRAMs和SLDRAMs的高速动态DRAMs，铁电性的RAMs(FRAMs)，同步DRAMs(SDRAMs)，融合DRAMs-逻辑芯片(嵌入DRAMs)，或其他类型的存储集成电路或逻辑集成电路。尤其是此发明中的沟道电容器强于二进制逻辑，使在一个电容器中可存储多于一位的信息。

图2是常规沟道电容器存储器单元200的一个横截面示图，它有利于理解此项发明。这种沟道电容器存储器单元，例如，在IEDM 93-627中，Nesbit等人的一个具有自校正掩埋条带的0.6μm²256Mb沟道DRAM单元(BEST)中有描述，此文章完全用于参考。这种单元的阵列通常通过字线和位线内部互连而成一个存储芯片。

DRAM单元100包括一个在基片201，如硅晶片上形成的沟道电容器150。电容器包含一个有上和下部分251和252的沟道。沟道中填有n型强掺杂多元硅(聚)153作为电容器的一极板。一种强掺杂n型扩散区域157有选择地包围了沟道的下部252。扩散区域作为电容器的第二个极板。电介质层155隔离了电容器的板。下部分代表了存储器单元的存储节点。另一极板连至一个参考源，如V_DD/2(V_DD＝芯片内部工作电压)。一个掩埋扩散区域170可用于公共地连接阵列内的电容器的另一极板。

一种绝缘环278包围了沟道的上部以阻止穿透。一种浅的沟道绝缘物(STI)280装备在沟道电容器上部的顶端。STI将电容器和集成电路中的其他元件，如别的电容器隔开。用于和集成电路中其它部件隔离的间隔氧化物也是有用的。

存储器单元也包括一个晶体管110，晶体管具有源/漏扩散区域111和112和一个栅极板113。源/漏扩散区域包括，例如，n型掺杂物。栅极板连至字线(未标示)，扩散区域111通过触点226连至位线125。扩散区域112通过一个条带273连至电容器。如图所示，条带为掩埋条带。其他类型的条带，如表面条带，也可用于连接晶体管到电容器。晶体管220可通过STI在沟道上形成，用做临时字线(例如，不连至存储器单元)。这种配置称做折叠位线结构。其他类型的位线结构也有用。

通常，存取存储器单元通过如下方式实现，在字线上使用一个合适的电压使晶体管导通，由此在存储节点和位线间产生一条电通路。通过充电方式表示的数据在位线和存储节点之间传输。数据从位线流到存储节点表示写操作，反之表示读操作。