[发明专利]具有存储单元、逻辑区域和填充结构的半导体存储元件

说明书

技术领域

本发明涉及不挥发式或挥发式半导体存储元件，它具有存储单元、逻辑区域和随机访问的填充结构，元件还具有这样的结构，该结构分成存储单元和逻辑区域，并且具有安排在硅基底上的下氧化层，和安排在下氧化层上的上氧化层，每个存储单元在硅基底与下氧化层之间的结区域中包括至少一个晶体管，并且在下氧化层与上氧化层之间的结区域中至少包括电容器，电容器通过下氧化层中的接触孔连接到晶体管上，接触孔内填充有金属，并且包括安排在两个电极之间的铁电材料，连接到晶体管上并且临近下氧化层的电极具有相对大的厚度，并且每个逻辑区域在硅基底和下氧化层之间的结区域中包括至少一个晶体管，其中晶体管通过下氧化层和上氧化层中的接触孔，连接到上氧化层顶部的电极上，接触孔内填充有金属。

背景技术

例如，从US-A-5854104和EP0516031A1中，已知了这种类型的半导体存储单元，它具有铁电电容器或具有高介电常数电容器，并且这种类型的半导体存储单元还作为FRAM或DRAM已知。用于电容器铁电材料的适当材料例子有SBT(SBT代表SrBi₂Ta₂O₉)和SBTN(SBTN代表SrBi₂(Ta_1-xNb_x)₂O₉)或PZT(PZT代表Pb(Zr_1-xTi_x)O₃)。

本发明的主要内容还特别涉及DRaM，其中DRAM以BST(BST代表Ba_1-xSr_xTiO₃)或Ta₂O₃作为电介质操作。这些材料还需要Pt或相似物质作为电极。此外，考虑到相对高的集成密度，需要相对厚的下电极，也为了使用侧壁。

通常采用铂、铱、二氧化铱、钌、二氧化钌、钯、三氧化锶-钌或其化合物，作为电容器更厚电极的材料，其中电极连接到相应存储单元的晶体管上。

这个电极在下文中也被称作下电极，依赖于铁电电容器所需的电容，这个电极的厚度为几百纳米。铁电材料或具有高介电常数的材料还构成电容器结构的整个厚度，其中铁电材料或具有高介电常数的材料沉积在厚的电极上。相反电极沉积在铁电材料或具有高介电常数的材料外侧；这个相反电极在下文也被称作上电极。整个结果是几百纳米厚的电容器结构。

由于这种电容器结构仅存在于讨论的半导体存储元件的单元阵列中，而类似厚度的结构并没有出现在半导体存储元件的逻辑区域中，所以在半导体存储元件的单元阵列与其余部分，即逻辑区域，之间的拓扑学布局中有相当大的不同。在半导体存储元件的加工过程中，这种拓扑学布局使半导体存储元件的金属化更加困难。而且，从中间氧化物(上氧化层)到上电极，或到单元阵列外侧的晶体管的蚀刻深度显著不同。

发明内容

考虑到这种现有技术，本发明的目的是提供本文开头所描述类型的半导体存储元件，它在单元阵列与逻辑区域之间具有明显更一致的拓扑学布局，由此及其它，它能够被金属化，而几乎不出现问题。

这个目的由权利要求1的技术方案实现。本发明的优选的改进方案体现在从属权利要求中。

由此，根据本发明，存储单元与逻辑区域之间的拓扑学布局差异，实际上通过在铁电电容器外面的区域，提供填充结构来补偿或填平，其中填充结构的厚度符合电容器结构的厚度。

进而，根据本发明的优选的改进方案，在逻辑区域中提供了触点接通，它连接到这些区域中提供的晶体管上，而以单元区域中电容器厚的下电极相似的方式构成。这意味着逻辑区域中上氧化层中的接触孔填充有相同的材料，它的厚度与较厚的电容器电极的厚度相同。

特别是，这导致了加工上的优势，因为厚的下电容器电极，逻辑区域中的填充结构，和逻辑区域中接触孔的接触可以在同一加工步骤中完成，其中填充结构包括与厚的电容器电极相同的材料。逻辑区域中接触通道的使用，使中间氧化物(上氧化层)的蚀刻深度更显著的一致。

整个结果是，根据本发明，存储单元与逻辑区域之间的拓扑学布局差异，实际上由厚度差异补偿，其中厚度差异有利于存储单元只存在于铁电电容器和相应电容器的电极的延伸厚度上。厚度上的这种差异典型地是200+/-100nm。

换句话说，与现有技术相比，本发明的特殊之处在于：厚的下电容器电极使用的材料，其中厚的下电容器电极用于水平度补偿的填充结构，并用于逻辑区域中的接触通道。

附图说明