[发明专利]具有双极性晶体管的半导体装置

说明书

技术领域

本发明涉及具有开关速度快、耐压高的双极性晶体管的半导体装置。详细而言，就是涉及采用片状发射极、多发射极和多基极的结构，而具有可以实现大电流、高耐压、高速开关以及安全动作区域(SOA)扩大的双极性晶体管的半导体装置。

背景技术

迄今所使用的双极性晶体管的原理的结构示于图17。即，在N型半导体衬底1的表层部形成P型的基极区域12，在该P型的基极区域12内形成N型的发射极区域13。基极电极15和发射极区域16分别与基极区域12和发射极区域13连接。在N型半导体衬底1的反面侧通过N⁺型区域14而形成集电极。17是绝缘膜。

为了提高电流放大率，必须降低基极区域12的杂质浓度。但是，若过度降低杂质浓度，基极区域12与基极15的接合部将成为肖托基接合，不能得到晶体管特性。因此，在基极区域12中，在基极电极15的接合位置，形成用于形成欧姆接合的P⁺型区域18。

另外，在需要大电流的晶体管中，集电极电流主要与发射极的面积和周长有关，所以，必须增大发射极面积和周长而降低电流密度。因此，如图17～图20所示的发射极区域13的形成图形例那样，设想了多发射极、多基极或片状发射极的晶体管结构。

图18表示网型发射极(多发射极)结构的双极性晶体管的结构。在该晶体管中，岛状的发射极区域13排列成格子状埋入到在半导体衬底1的表层部形成的基极区域12中。并且，发射极电极(图中未示出)共同与岛状的发射极区域13连接。

图19表示环形发射极(网型基极、多基极)结构。在该结构中，在半导体衬底1的表层部形成的基极区域12中，扩展地形成发射极区域13。并且，在该大面积的发射极区域13内，基极区域12在与格子状排列图形一致的位置以岛状露出。并且，在该露出部，形成用于连接基极电极(图中未示出)和基极区域12的触点。

图20表示片状发射极结构。在该结构中，线状的多个发射极区域13基本上平行地埋设到在半导体衬底1的表层部形成的基极区域12中。

如前所述，在这些结构中降低基极区域的杂质浓度而提高该电极的触点区域的杂质浓度时，作为少数载流子的电子便由于基极区域12与P⁺型区域18间的P/P⁺接合而停止，在进行开关动作时在基极区域12就发生电子累积。这样，就增大开关损失，影响高速开关(特别是截止时间延长)，从而招致功耗增大。

另外，在图18所示的网型发射极结构和图19所示的环形发射极结构的晶体管中，安全动作区域都比较窄，耐击穿性能不一定能满足要求。因此，不能使足够的电流流过负载。

此外，如果采用图20的片状发射极结构，虽然可以提高耐击穿性能，但是，负载驱动性能有时则不能满足要求。另外，片状发射极结构的晶体管的开关时间虽然比网型发射极结构及环形发射极结构的晶体管好，但是，有时也要求更高速的开关性能。

发明内容

本发明的目的旨在提供具有可以高速开关并且可以降低功耗的双极性晶体管的半导体装置。

本发明的其他目的旨在提供具有可以扩大安全动作区域的晶体管的半导体装置。

本发明的另一目的旨在提供具有可以降低导通时的电压的双极性晶体管的半导体装置。

本发明的具有双极性晶体管的半导体装置，包括作为集电极区域的第1导电型半导体层、由设置在该第1导电型半导体层上的第2导电型区域构成的基极区域、由设置在该基极区域内的第1导电型区域构成的发射极区域和在所述基极区域内与所述发射极区域相对设置的与基极电极电气连接的基极触点部，所述基极触点部在平面结构中从所述发射极区域开始形成所述第2导电型的高杂质浓度区域与第1导电型区域反复排列的结构。

例如，如果基极区域是P型区域，基极触点部就交替地设置P⁺型区域和N⁺型区域，形成在外侧为P⁺型区域。通过采用该结构，基极区域的少数载流子例如P型基极区域时的电子就落入到N⁺型区域，从而可以抑制少数载流子在基极区域累积。这样，便可使开关动作高速进行，并且，可以降低开关损失，所以，可以降低功耗。