[发明专利]半导体器件

权利要求书

1.半导体器件，其特征是它具有

用于将在多条数据线上从多个存储单元读出的信号在对应的上述数据线上放大到第1电压的多个读出放大器，

将上述多个读出放大器的电源供给节点共通地连接起来的第1配线，

用于从上述第1配线的一端供给上述第1电压的第1开关，

沿上述多个读出放大器设置的，供给比上述第1电压大的第2电压的第2配线，和

在上述第1配线和上述第2配线之间分布地设置的第2开关。

2.权利要求1的半导体器件，其特征是上述第2配线是网状电源配线。

3.权利要求1的半导体器件，其特征是当使上述多个读出放大器激活时，使上述第2开关在预定期间导通后，导通上述第1开关。

4.半导体器件，其特征是它是

具有包含多个子存储器阵列的存储器阵列的半导体器件，

上述多个子存储器阵列中的各阵列备有

设置在第1方向上延伸的多条字线和第2方向上延伸的多条数据线的交点上的多个存储单元，

与上述多条数据线中的各条对应地设置的，分别包含交叉耦合的第1导电类型的第1MISFET对和第2导电类型的第2MISFET对的多个读出放大器，

在上述第1方向上延伸设置的，与上述多个读出放大器的第1MISFET对的源极耦合的第1共通源极线，

在上述第1方向上延伸设置的，与上述多个读出放大器的第2MISFET对的源极耦合的第2共通源极线，

在上述第1方向上延伸设置的，供给第1电位的第1电源配线，

在上述第1方向上延伸设置的，供给第2电位的第2电源配线，

供给第3电位的第3电源配线，

对于上述多个读出放大器设置在预定数目的上述每个读出放大器上的，设置在上述第1共通源极线和上述第1电源配线之间的多个第1开关，

对于上述多个读出放大器设置在预定数目的上述每个读出放大器上的，设置在上述第2共通源极线和上述第2电源配线之间的多个第2开关，和

设置在上述第1共通源极线和上述第3电源配线之间的第3开关，

上述第3电位在上述第1电位和上述第2电位之间，

在对应的上述数据线上，将从上述存储单元读出的信号放大到上述第2电位或上述第3电位。

5.权利要求4的半导体器件，其特征是当在对应的上述数据线上读出存储在上述存储单元中的信息时，在选出上述多条字线中的一条后，使上述多个第1和第2开关处于导通状态，经过预定期间后使上述多个第1开关处于非导通状态，同时使上述第3开关处于导通状态。

6.权利要求5的半导体器件，其特征是上述多个第1开关中的各开关都是第1导电类型的第3MISFET，上述多个第2开关中的各开关都是第2导电类型的第4MISFET，上述第1导电类型为P型，上述第2导电类型为N型，

上述第1电位比上述第3电位高，上述第3电位比上述第2电位高。

7.权利要求4的半导体器件，其特征是

上述多个子存储器阵列具有

配置了上述多条字线，上述多条数据线，和上述多个存储单元，具有共有一个角的第1边和第2边的四角形的第1区域，

沿上述第1边设置的，配置了上述多个读出放大器，上述第1和第2共通源极线，上述第1和第2电源配线，以及上述多个第1和第2开关的第2区域，

沿上述第2边设置的，配置了与上述多条字线中各条对应地设置的多个字线驱动电路或用于使上述多条字线中各条与上层的多条字线配线连接的多个连接部件的第3区域，和

设置了在上述第1区域的上述一个角和由上述第2及第3区域包围的区域上的，配置上述第3开关的第4区域。

8.权利要求4的半导体器件，其特征是上述多个子存储器阵列中的各阵列备有

在上述第2方向上延伸设置的，在它们的交点上与上述第1电源配线连接的，供给上述第1电位的多条第4电源配线，和

在上述第2方向上延伸设置的，在它们的交点上与上述第2电源配线连接的，供给上述第2电位的多条第5电源配线。

9.权利要求8的半导体器件，其特征是上述多条第4和第5电源配线对于上述多个读出放大器以一条的比例设置在预定数目的上述读出放大器上。