[发明专利]半导体集成电路、具有该半导体集成电路的墨盒以及装载该墨盒的喷墨记录装置

说明书

技术领域

本发明涉及半导体集成电路，具有该半导体集成电路的墨盒以及装载该墨盒的喷墨记录装置，尤其涉及内藏非易失性存储器、把升压的电压用于数据写入时的半导体集成电路、具有该半导体集成电路的墨盒以及装载该墨盒的喷墨记录装置。

背景技术

从来这样的半导体集成电路在内藏非易失性存储器内写入数据时，用通过内部升压电路升压的电压进行写入工作。而且，在写入终止后，对写入时充电的信号线上积蓄的电荷放电后，移行到下一次写入工作。这时放电通过半导体集成电路内的放电电路进行。

第13图示出传统的半导体集成电路内的放电电路的电路图。正如同图所示，该放电电路是对存储元阵列5的信号线上附加的寄生电容CX上积蓄的电荷进行放电的电路。该寄生电容CX如下所示地进行充电。即：通过根据写入信号WR的输入地址计数器2进行计数工作，把该计数值作为输入的地址译码器103工作。地址译码器103的构成包含用于指定构成存储元阵列5的存储元的列译码器和用于指定存储元行的行译码器3，存储元阵列5由配置在n行m列的多个存储元构成。

列译码器4的各输出，即译码结果输入到作为开关元件的晶体管Tr1，Tr2，  …，Trm的各基极端。而且，各晶体管的源极端连接在数据线DW上，各晶体管的漏极端连接在与存储元阵列5的存储元的各列对应的信号线上。从而，通过译码器4的输出，即译码结果，晶体管Tr1，Tr2，…，Trm的每一只处于导通状态，经该晶体管与各列对应的信号线应该通过数据线DW的电压进行充电。即：与由列译码器指定的列对应的信号线的寄生电容上积蓄电荷。例如，假设晶体管Tr1处于导通状态，则在包含结点A的信号线上附加的寄生电容上应该积蓄电荷。

在这里，数据线DW上给与输入控制电路8的输出。该输入控制电路8通过包含根据写入信号WR的输入使电源V_DD的电压升压的内部升压电路107，和产生写入信号WR的倒相信号的变换器105，和把该变换器105的输出即写入信号WR的倒相信号在基极端上提供的开关晶体管106，和把升压输出V_PP作为电源在数据线DW上提供与数据输入I/O值对应的电压的缓冲器108构成。

在这样构成的放电电路101上向存储元写入时，写入信号WR是高电平，晶体管106处于断开状态。这时电源V_DD在提供给内部升压电路107，该升压输出V_PP成为高电位(如，15伏)。该电位作为电源提供给缓冲器108。由此与数据输入I/O的值对应的电压从缓冲器108提供给数据线DW。在该状态通过晶体管Tr1，Tr2，…，的每一只处于导通状态，经此晶体管与各列对应的信号线通过数据线DW的电压充电。在该信号线处于充电状态(积蓄电荷的状态)，通过行译码器3的输出顺序变化，把数据写入存储元阵列5内的每一个存储元内。

一方面向存储元读出时或其它时间写入信号WR是低电平，晶体管106处于导通状态。这时，电源V_DD并不提供给内部升压电路107，该升压输出V_PP成为低电位(例如，5伏)。作为电源提供这电位的缓冲器108，不论数据输入I/O的值如何，其输出成为低电平。从而，经提供缓冲器108的输出的数据线DW，上述积蓄电荷应该放电。例如在附加在图中结点A上的寄生电容Cx上积蓄的电荷经数据线DW向附加在缓冲器108上的地放电。

总之，在传统的放电电路101是在写入终止的同时，通过晶体管106处于导通状态，进行积蓄电荷放电的。从而，在具有这样放电电路的半导体集成电路，存在如下所述的问题。

首先，为了使积蓄的电荷充分放出耗费时间。因此，存在缺点，即：直到对下一的存储元写入为止需要时间。

此外，在写入终止的同时，一旦地址计数器的计数值改变，则在寄生电容上残留高电压的电荷，  该残留电荷是引起误写入的主要原因。对这误写入参照第14图进行说明。