[发明专利]利用N阱隔离得到的PMOSEEPROM阵列内的独立可编程存储段及其制造方法

说明书

本发明总的来说涉及半导体器件的制造。具体地说，本发明视为作为已有技术公开的P沟道电可擦可编程只读存储器(EEPROM)(后称为存储器)器件的改进，该器件被分段成独立可编程存储器子阵列。因此说，本发明是对已有技术中公开的半导体存储器件的改进。

有关的已有技术可认为如1997年7月9日申请的美国专利申请08/890,415，其发明名称为“Low Voltage Single Supply CMOS ElectricallyErasable Read-Only Memory”，该申请是1997年1月2日申请的美国专利申请08/778,315(该申请授权为美国专利5,790,455)的继续申请。1997年7月9日申请的美国专利申请08/890,415(Caywood 2)和美国专利5,790,455(Caywood1)在此作为参考被引入本申请。

在Caywood之前，通常的作法是在P阱衬底上制作出N沟道单元(cell)，因为这样做制造工艺简单并且编程电压较低。Caywood研究出了制造恰好相反的结构的方法，即P沟道器件在N阱上，而该N阱本身位于P型衬底中。Caywood方法的新颖性在于在保持与Caywood之前的已有写入速度相似的前提下降低了擦除器件或向器件写入时所需提供的电压值，同时去掉了已有技术中在功能上所需要的某些元件。

参见图1，图中示出了Caywood之前的已有N沟道存储器件。每个存储器晶体管(MEM)需要一行选晶体管(SEL)，该SEL控制从位线(BL)接收的数据。另外，如果需要字节地址，则器件针对每8个存储器晶体管具有一个字节选择晶体管(BYTE)。Caywood解决的问题是使制造出了的P沟道/N阱器件去掉了行选晶体管。但是甚至在Caywood之后，字节选择仍需要有字节选择晶体管。去掉字节选择晶体管将出现不希望的结果，即在擦除操作之后整个行必须重新编程。

参见图2，Caywood的方法总的来说用单存储器晶体管1来说明。在P型衬底2上生成有N阱3。在N阱3中生成有用于漏极4和源极5的P沟道。在用于漏极4和源极5的有源区域之后，生成有存储器晶体管1的多晶硅1或浮栅6。在浮栅上制造出存储器晶体管的多晶硅2或控制电极7。多种非导电层8使P沟道4和5与浮栅6和控制电极7彼此隔离。

图3示出了多个一般与存储器晶体管的栅极电极相连的单元行100和多个一般与阵列中的存储器晶体管的源极电极和漏极电极相连的列200，其中所有单元行和单元列均位于单个N阱300衬底上。如图3所示，Caywood的P沟道存储器阵列的局限性在于，在特定操作过程中，任何特定行中的所有存储单元必须经选择以便进行写入或擦除。

另外，在如Caywood所公开的已有技术中，单元行没有分段，这样在单元行中的有些存储单元在写操作时可能被选中，而该行中的其它存储单元未被选中。这样，为了对单个存储单元的内容进行编程，整个单元行必须被编程，以便改变一个存储单元中的数据。

在许多应用中，希望以一次改变一个字节的方式改变存储器阵列中的数据。在已有N沟道器件中，实现该特征的手段是如图1所示为每8个存储器晶体管提供一个字节选择晶体管(BYTE)。这种作法的缺点是增加了对硅面积的需求量，以适应字节选择晶体管(BYTE)的额外占用需求。例如，从单独一个晶体管来看，为每8个存储器晶体管提供的字节选择晶体管(BYTE)需要11％的额外需求(即1/9)。

进一步说，一次改变一个字节的能力具有比行选存储器阵列更耐久的优点，因为仅一个单元字节而不是整行需要承受编程周期的电应力。对半导体存储器制造领域的普通技术人员来说公知的是，EEPROM被损坏的一个原因是受到过渡的擦除/写入操作。

因此需要提供一种技术通过在EEPROM阵列中提供独立可编程存储段以替代字节选择晶体管，充分发挥P沟道/N阱EEPROM优点。

本发明的一个目的是提供一种P沟道/N阱电可擦除可编程只读存储器阵列，该阵列被分段成独立可编程存储段。

本发明的另一目的是通过在阵列衬底内制造出多个N阱，或通过将阵列的N阱分段成子阱的方法使一存储器阵列内具有多个独立可编程存储段。

本发明的另一目的是提供一种P沟道/N阱电可擦除可编程只读存储器件，该器件具有独立可编程存储段，并且不需字节选择晶体管。

本发明的又一目的是提供一种或多种生成多个N阱或将阵列的N阱分段的方法。在衬底内生成多个N阱的一种方法指的是例如采用p-n节隔离。将存储器阵列的N阱分段的一种方法指的是例如采用电介质隔离。