[发明专利]垂直MOS晶体管

说明书

本发明涉及具有沟槽结构的垂直MOS晶体管。

作为替代双极晶体管的分立式功率晶体管，近年来采用MOS晶体管，其驱动功率得以改善并且成本降低。由于这种功率MOS晶体管具有使电流在垂直于衬底的方向流动的结构，故称为垂直MOS晶体管，并且常常用于大电流的情况，例如在要求低的功率损耗和低的导通电阻的情形等，作为IC的外部驱动器控制安培等级的电流。特别是，采用图3所示沟槽结构的垂直沟槽DMOS晶体管，与传统的平面式垂直DMOS晶体管相比，其优点是单元间距微小，但不会增加寄生电阻，因而已经成为能够获得小尺寸、低成本和低导通电阻的主流结构。

具有沟槽结构的图3的结构是一种N-沟道MOS的例子。这种结构的形成方式如下，制备半导体衬底，其中在成为漏区的高浓度N-型衬底1上外延生长低浓度N-型层2，通过杂质注入和1000℃以上的高温热处理，从该半导体衬底的表面形成称之为体区的P-型扩散区20，从该表面形成成为源区的高浓度N-型杂质区21和通过欧姆接触来固定体区电位的高浓度P-型杂质区22。

为了使成为源区的高浓度N-型杂质区21具有与图3的高浓度P-型杂质区22相同的电位，进行接触布图，虽然图中未示出，但是通过一个接触孔实现两个区的接触。然后腐蚀单晶硅，穿过P-型扩散区20和高浓度N-型源区21，形成硅沟槽23，在此硅沟槽23里埋置多晶硅制成的棚氧化膜4和栅电极5。

采用上述结构，可使这种结构具有垂直MOS晶体管的作用，其中从背侧高浓度N-型漏区1和低浓度N-型漏区2流向表面侧高浓度N-型源区21的电流，受经过沟槽侧壁的栅氧化膜4埋置在沟槽23中的栅电极5的控制。通过变换图3的扩散的导电类型能够形成P-沟道MOS。

这种垂直MOS晶体管的结构和制造方法例如公开于美国专利4767722。

但是，在这种垂直MOS晶体管的结构和制造方法中，存在以下问题：

首先，沟槽23深度与成为体区的P-型扩散区20深度之间的关系，对垂直MOS晶体管的性能有非常重要的影响。例如，如果成为体区的P-型扩散区20深度比沟槽23深度要深，即使靠近栅氧化膜4的体区被栅电极4转变，未被转变并且成为P-型体区的P-型扩散区20存在于转变的沟道区和N-型低浓度漏区2之间，以致电流不能在漏区和源区之间流动。在沟槽23深度相对成为体区的P-型扩散区20的深度太深的情况，虽然这种结构也能够按晶体管工作，但是N-型低浓度漏区2通过栅氧化膜4与栅电极5搭接的面积变大，栅-漏电容由此变大。该电容阻碍高频工作。这里，虽然是经过高温热处理使注入杂质扩散，来形成成为体区的P-型扩散区20，但是由于高温热处理条件的波动小，所以扩散长度的波动也小。

另一方面，在形成沟槽23的硅腐蚀中，由于没有用于在达到要求的腐蚀深度时停止腐蚀的标记，所以通过时间来控制腐蚀深度。但是，在这里使用的各向异性干腐蚀设备中，由于腐蚀率因设备温度、气流量和分布等的变化而波动，所以腐蚀总量即沟槽深度往往也波动。通常，为了即使在沟槽23的深度因波动变浅时，也能够使晶体管工作，设定腐蚀量为比目标值相当大的值。于是，上述棚-漏电容过剩增加，在高频工作的改善方面产生了限制。

第二，通过CVD在沟槽23中埋置成为栅电极5的多晶硅之后，为了去除半导体衬底表面上的其他多晶硅，仅留下沟槽中的多晶硅，所以对多晶硅进行深腐蚀。但是，如果深腐蚀量过大，则沟槽中的多晶硅也被轻微腐蚀，成为栅电极5的多晶硅区与N-型高浓度区21之间搭接部位消失，以致阈电压极大地增大，或者在最坏的情况，晶体管不能工作。

当腐蚀衬底表面上的多晶硅而使底层暴露时，通过检测等离子体发光差，或者检测腐蚀气体中的官能团量，来确定这种多晶硅的腐蚀结束时间，并且由此调节过腐蚀量。对于此时多晶硅的腐蚀量，采用上述检测方法，与形成沟槽23的硅腐蚀相比，虽然可以降低晶片和批次中的波动，但不能抑制平面晶片的波动。这样，考虑N-型高浓度源区21与成为栅电极5的多晶硅搭接，即使在晶片表面上腐蚀量最大的区域也能使晶体管工作，取得多晶硅的过腐蚀量。于是，在晶片表面上，N-型高浓度区21与成为栅电极5的多晶硅之间的搭接量产生波动。栅极与源极之间搭接量大的样品，其棚极与源极之间的电容大，因而在高频工作中仍旧存在问题。