[发明专利]半导体装置的封装组装装置及其制造方法

说明书

本发明是涉及一种半导体装置的封装组装装置及其制造方法，特别是涉及一种能组装多数个半导体晶片的方法，与利用该方法所形成的半导体装置的封装组装装置。

本发明所称的半导体装置的封装组装(assembly)，是特指在半导体晶片制程完成后，在封装的过程中，将晶片主要表面的焊接区域如焊接垫(bonding pads)电气连接至导线架的程序。

习知的半导体装置的封装组装，参照图1A所示的一般单一半导体晶片封装组装，其是采用引线焊接(wire bonding)的方法，将许多导线(wire)11用打线机焊接，以电气连接晶片100的焊接区域101至其导线架102。由于图1A所示的是单一半导体元件(即，单一晶体管而非集成电路)的封装组装，因此其接脚1-3(PIN1-3)是彼此相互连接，且通过导线11与该晶片的一极(源极)相连。至于接脚4(PIN4)则与该晶片的另一极(闸极)互相连接。

图1A所示习知的半导体装置的封装组装方法具有许多缺点，特别是在制作效率方面，由于一次只能从事单一晶片的封装组装，为求大量生产以提高生产能力，习知技术有下列的改良方法。参照图1B，其显示一利用单条状(single row)导线架条的多数个半导体晶片封装组装。首先形成一单条状的导线架条12，其包含多数个重覆的导线架102，图1B导线架的细部结构并未图示出(可参见图1A)。之后，将多数个待封装组装的晶片100分别置于各导线架102上，如图1A一般，再利用引线焊接的方式，将许多导线11焊接以电气连接晶片100的焊接区域101至其对应的导线架102。大体而言，图1B的方法是将图1A所示的单一晶片封装组装在一维空间的方向延伸，使得组装流程可以生产线化。再由于组装的过程中，该单条状(single row)导线架条可以利用其所具有的扣链齿孔(sprockethole)103，以利各该导线架102的封准或卷动，因此生产效率可以提高。

为进一步提高生产能力，参照图1C，习知技术还将图1B的在一维空间的单条状(single row)导线架条向二维空间延伸，形成一平面状导线架矩阵(matrix)，以用于多数个半导体晶片的封装组装。只是如图1C所示，习知技术仍然利用引线焊接的方式，将许多导线11焊接以电气连接晶片100的焊接区域至各个导线架102。

上述习知的半导体装置的封装组装装置及其制造方法，虽然在生产效率方面不断改良，但其成效尚属有限，且仍有许多缺点有待克服。其主要原因在于其所采用引线焊接的方法，图1A、1B、1C中均需将许多导线11焊接以连接晶片100的焊接区域101及导线架102，故虽然有单条状的导线架条及平面状的导线架矩阵等多数个半导体晶片封装组装的多工处理方式，其处理成效仍旧不明显。除此之外，习知技术也当然包括了引线焊接的所有缺点，例如，晶片面积的利用效率不佳、封装的散热性不佳、制程相当繁杂、生产效率很低以及稳固性差等等。

因此，有需要研究出一种高效率的半导体装置的封装组装装置及其制造方法，使之可以组装多数个半导体晶片，大幅提高组装半导体装置的生产能力，并能同时解决引线焊接所致的缺点。

本发明的第一目的，在于提供一种制程简化，且能大幅提高生产能力的半导体装置的封装组装装置及其制造方法。

本发明的第二目的，在于提供一种有效利用晶片面积、散热性优良，且制程容易而稳固性也佳的半导体装置的封装组装装置及其制造方法。

为实现上述目的，本发明提供了一种半导体装置的封装组装装置，包含：

一半导体晶片，其具有一主要表面，该主要表面含有该晶片的元件区域及焊接区域；

至少一底部导线架单元，其具有：一用以与该晶片主要表面的相对面结合并支撑该晶片的底部支撑部分；以及一底部框架部分；以及

至少一桥接架单元，其具有：一用以与该底部导线架单元的底部框架部分相结合的桥接框架部分；以及多数个自该桥接框架部分向晶片方向延伸的用以与该晶片主要表面的焊接区域电气连接的导电杆。

所述的半导体装置的封装组装装置，其特征在于：该至少一底部导线架单元，是相互连接形成至少一单条状的底部导线架条；以及该至少一桥接架单元，是相互连接形成至少一单条状的桥接架条。

所述的半导体装置的封装组装装置，其特征在于：该至少一条底部导线架条，是相互连接形成一平面状的底部导线架矩阵；以及该至少一桥接架条，是相互连接形成一平面状的桥接架矩阵。