[发明专利]同步型半导体存储器

权利要求书

1．一种同步型半导体存储器，与时钟信号同步地取入多个外部控制信号，响应于该取入的外部控制信号，在多个工作状态间进行转换，其特征在于：包括：

存储单元阵列；

读出写入电路，从所述存储单元阵列中读出数据，并且对所述存储单元阵列写入数据；和

控制信号发生器，产生控制所述读出写入电路的内部控制信号，供给所述读出写入电路；

所述控制信号发生器包括：

同步电路，与所述时钟信号同步地响应于所述外部控制信号，产生分别表示所述多个工作状态的多个状态转换信号，和

时序调整电路，与所述时钟信号非同步地响应于所述状态转换信号，产生所述内部控制信号。

2．如权利要求1所述的同步型半导体存储器，其特征在于：所述时序调整电路使所述状态转换信号的上升边缘和／或下降边缘延迟，规定所述内部控制信号的上升边缘和／或下降边缘。

3．如权利要求1所述的同步型半导体存储器，其特征在于：所述同步型半导体存储器还包括二相时钟发生器，它响应于所述时钟信号，产生彼此互补的第一和第二时钟信号；

所述同步电路在所述第一时钟信号从第一逻辑电平变化为第二逻辑电平时激活所述状态转换信号中的一个信号，产生所述一个状态转换信号，在所述第二时钟信号从第一逻辑电平变化为第二逻辑电平时激活所述状态转换信号中的另一个信号，产生与所述一个状态转换信号相比延迟了所述第一和第二时钟信号的半周期部分的所述另一个状态转换信号。

4．如权利要求3所述的同步型半导体存储器，其特征在于：所述时序调整电路包括或电路，该或电路响应于所述一个状态转换信号和所述另一个状态转换信号，产生所述内部控制信号。

5．如权利要求3所述的同步型半导体存储器，其特征在于：所述时序调整电路包括与电路，响应于所述第一或第二时钟信号和所述另一个状态转换信号，产生所述内部控制信号。

6．如权利要求1所述的同步型半导体存储器，其特征在于：所述同步型半导体存储器还备有二相时钟发生器，响应于所述时钟信号，产生互补的第一和第二时钟信号；

所述同步电路包括：

第一锁存电路，响应于所述第二时钟信号而锁存所述外部控制信号；指令解码器，对所述第一锁存电路中锁存的信号解码；

第二锁存电路，响应于所述第一时钟信号而锁存来自所述指令解码器的信号；和

逻辑电路，响应于被所述第二锁存电路锁存的信号，产生所述状态转换信号。

7．如权利要求1所述的同步型半导体存储器，其特征在于：所述同步型半导体存储器还备有二相时钟发生器，它响应于所述时钟信号，产生彼此互补的第一和第二时钟信号，

所述同步电路包括：

指令解码器，接受并解码所述外部控制信号；和

第一锁存电路，响应于在所述第二时钟信号而锁存来自所述指令解码器的信号。

8．如权利要求7所述的同步型半导体存储器，其特征在于：所述指令解码器包括：

倒相器，接受所述外部控制信号中的一个信号；

传输门，接受所述外部控制信号中的另一个信号；和与电路，接受来自所述倒相器和所述传输门电路的输出信号。

9．如权利要求7所述的同步型半导体存储器，其特征在于：所述存储单元阵列被分割成多个存储体，

所述同步电路还包括；

存储体解码器，接受用于指定所述存储体的存储体地址信号并对其解码；

第二锁存电路，响应于所述第二时钟信号而锁存来自所述存储体解码器的信号；

逻辑电路，响应于所述第一和第二锁存电路中锁存的信号而输出信号；和

第三锁存电路，响应于所述第一时钟信号而锁存来自所述逻辑电路的信号。

10．如权利要求9所述的同步型半导体存储器，其特征在于：所述指令解码器包括具有多个输入节点的第一与非电路，

所述存储体解码器包括具有与所述第一与非电路的输入节点相同数的输入节点的第二与非电路。