[发明专利]TV窗口中双倍熔丝密度

说明书

本发明涉及一种用于半导体器件中的阵列结构熔丝及用于形成该熔丝结构的过程。

熔丝包括于半导体器件中以有助于保护器件并且提供一种用于启动冗余元件以便提高产品产量的装置。金属熔丝通常包括于集成电路中以便在晶片制造过程之中和之后重新安排电路特征(feature)。通常利用一个通过电介质的最后钝化端(finalpassivation terminal)打开的窗口而操纵一种激光熔断熔丝。激光功率和光点位置必须小心控制以便将对相邻熔丝和包括半导体基片在内的下层结构的损害减至最小。

在现代微电子学中，通常在一个较小空间内引入较多数量的熔丝以便提供冗余度而不产生面积开销。例如，当具有类似的或尺寸减小的存储器件中的存储容量增加时，熔丝数量也增加。

根据一个例子，在当今利用的DRAM器件设计中，熔丝和相关连的电路通常占用全部芯片面积的大约3％至5％的面积。当器件大小继续缩减时，以后数代的存储芯片可能受到熔丝结构所需面积数量的负面影响。根据估计，某些DRAM器件例如1GB DRAM可能需要大约30,000个熔丝。

因此寻求不同方法来增加熔丝密度。一个用于增加熔丝密度的方法是减少熔丝间距而不付出增加芯片面积的代价。

图1阐述当前用于激光熔断熔丝的熔丝结构例子。图1中阐述的熔丝结构是通过端子的窗口1看见的。图1中阐述的结构包括四个熔丝3。为保护用于将熔丝与周围器件互连的熔丝连线，熔丝的连接器可以位于一个在实际熔丝之下的金属层上。

图1中阐述的每个熔丝包括一个连接器5。每个熔丝结构还包括当熔丝熔断后将被破坏的熔丝部分7。熔断部分7通过通路(vias)连至连接器。图1中阐述的已知熔丝结构的实施例包括约为3.2μm的熔丝间距4。

图2阐述图1中阐述的熔丝中的一个的剖面图。将被熔断的熔丝部分7安排在图2中一个金属层上。通路9将熔断部分7连至连接器5。图2清楚地显示出，待熔断的熔丝部分安排在一个金属层上而连接器5安排在一个较低金属层上。

为提供一个允许将熔丝更密地安排的熔丝结构，本发明的一个方面提供一个多层半导体器件的熔丝结构。该熔丝结构包括安排在多层半导体器件的第一层内的至少两个熔丝。一个伸出于熔丝之间的导电结构将熔丝连接。

本发明的其他方面提供一种用于形成多层半导体器件的熔丝的方法。该方法包括形成导电连接器层。形成的通路自连接器层伸出出来。至少两个熔丝形成并连至通路及通过连接器层彼此连接。

以下的详细说明将使本发明的另外目的和优点对于熟悉技术的人更为明显，其中只通过实现本发明的最佳模式来说明本发明的优选实施例。如将要实现的，本发明能够用于其他不同实施例，及其数个细节可在不背离本发明的情况下在不同方面作出修改。因此附图和说明只应在本质上看作举例说明性而非限制性的。

结合附图的考虑将使本发明的以上所述目的和优点被更清楚地理解，其中：

图1表示半导体器件中所用已知熔丝结构的俯视图；

图2表示对图1中阐述的熔丝结构中的一个熔丝沿着图1中线2-2所作剖面图；

图3表示根据本发明的熔丝结构的一个实施例的的俯视图；

图4表示对图3中阐述的结构中的两个熔丝沿着图3中线4-4所作剖面图；

图5表示图4中所示熔丝结构的一个选代熔丝结构的剖面图；

图6表示图5中阐述的实施例的一个选代结构的剖面图；

图7表示一个已知熔丝结构例子的俯视图；

图8表示一个根据本发明的熔丝结构的实施例的俯视图。

本发明提供一种熔丝结构和用于建立熔丝结构的方法，这种熔丝结构允许增加熔丝密度而不减少熔丝间距。事实上，可以根据本发明将熔丝密度加倍而不减少熔丝间距。除增加熔丝密度之外，本发明提供一个大的处理窗口的优点，因为可以增加熔丝密度而基本上不更改处理过程。

图3阐述根据本发明的熔丝结构的一个实施例的俯视图。如图1中阐述的实施例中一样，图3中阐述的实施例包括在一个端子中通过窗口11形成的熔丝。如可从图3中看出的，通过类似大小的端子中的窗口，可以形成8个熔丝，而在图1阐述的结构中只有4个。因此，本发明可以允许将熔丝密度加倍。

图3中阐述的实施例中每个熔丝13包括一个实际上将要熔断的部分15。此熔断部分15安排在第一金属层M1上。如同熔丝的其他部分、通路和连接器一样，实际上熔断的部分15通常由导电材料制成。熔断部分可以用多种材料制成，例如铝、铜、多晶硅和钨等等。