[发明专利]用于电子束曝光的方法以及用于制造半导体器件的方法

说明书

本发明涉及一种用于电子束曝光的方法，并且特别涉及一种对电子束确立照射位置的定位方法，该电子束用于在具有多层互连结构的半导体器件中形成互连，以及涉及一种用于制造采用这种结构的半导体器件的方法。

随着半导体器件密度的增加，已经采用具有多个分层半导体层的多层半导体器件，要解决的技术问题包括如下问题：例如如何使互连或电极的每一层与互连或电极的另一层相互连接，以及如何形成互连层或电极，使得它们不干扰互连或电极的其它层。

特别地，在具有多层的半导体器件中，在一个新的互连或电极相对于其它已经形成的互连或电极而形成的情况下，或者在形成触点的情况下，所产生的一个问题是如何定位，也就是说对齐。

特别地，随着近几年在半导体器件中缩小尺寸的趋势不断增加，对齐的问题变得更加严重。

下面参照相关附图描述用于多层半导体器件的现有对齐方法。

图4示出以前所用的用于电子束曝光的方法，其中当多个重叠的层面的基底被曝露时，每次当对每一个层执行图案曝光时，可以由预定电子束所检测的多个对齐标志形成在围绕该芯片或晶片的区域中的预定位置上。

通常，如图4中所示，该对齐标志12例如是十字形(参见图4(a))、磅字符(参见图4(b))、“L”形(参见图4(c))，或者其它形状，该标志在两侧具有几十微米的尺寸。

如图11中所示，这些对齐标志12通常位于每个芯片13的四角上。

也就是说，多个对齐标志12、12’、12”、12”’等等被设置在适当的位置，例如，在每个芯片13的四个角上。

每个对齐标志表示用于在不同层上形成互连或电极的导电部件的图案的参考位置。

例如，对齐标志12是当形成在第一层中构成场部件时使用的一个对齐标志，对齐标志12’是用于形成在第二层中构成栅极的图案的一个对齐标志，以及对齐标志12”例如是用于形成在第三层中构成互连(例如，位线等等)的图案的一个对齐标志。

在另一个实施例中，如图12中所示，在从形成在晶片实施上的大量芯片13、13’、13”选择的多个芯片的预定位置处，按照如图11中所示的相同方式，形成多个对齐标志12、12’、12”、12”’。

在该例子中，尽管不可能纠正在每个芯片中的位置，但是在整个芯片中的偏移情况被分析，以执行位置偏移的纠正。

尽管被选择作为在图12中的晶片14上的对齐位置的对齐标志的位置和数目没有从经验中特别指定，但是希望选择在晶片上更加可能发生偏移的位置。

接着，下面将参照图5描述用于执行电子束曝光方法的一般装置。

具体来说，从图5可以清楚地看出，一个样本9放置在XY工作台10上，并且电子束通过XY工作台10或偏转器3和7的运动而照射到样本9上的任一位置。

在图5中，参考标号1表示电子枪，2和4分别是第一和第二光阑，3是成形偏转器，5是缩小透镜，并且6是物镜，而7是位置偏转器(主偏转器)并且8是反射电子检测器。

当执行对齐时，XY工作台10被移动，使得位于曝光芯片的四个角上的对齐标志12被移动到电子束的偏转中心。

接着，如图6中所示，形成为其中一边具有1微米宽度的方形或矩形的电子束被在该对齐标志的X和Y方向上扫描。

当完成上述操作时，来自电子束扫描的反射电子被电子束检测器8所检测。当出现这种情况时，从在对齐标志12上的台阶或材料的不同获得如图7中所示的反射电子信号。

该反射电子信号被差分，并且受到边缘处理或者均匀处理，以确立对齐标志的位置。

在分别检测位于芯片13的四个角上的对齐标志12、12’、12”、12”’等等之后，从每个检测结果可以计算如图8中所示的芯片偏移、如图9中所示的芯片增大(大小改变)、以及如图10中所示的芯片旋转。

根据上述结果，芯片形状被纠正并且执行曝光。上述方法被称为D/D(逐芯片)对齐方法。

对齐标志的位置和数目没有特别的限制。但是，通常对芯片的四个角中的每一个提供一个对齐标志，并且使用四个对齐标志检测偏移，也可以在芯片的一个角上提供多个对齐标志，如图11和12中所示。

另外，如图12中所示，在此具有一种在一个样本内检测多个对齐标志12、12’、12”、12”’等等的方法，由此纠正在该样本中相对于芯片位置的偏移、增大和旋转，该方法被称为总体对齐方法。

然而还有一种结合上述两种方法的另外一种方法。

但是，在上述方法中，当相对于多个基底执行重叠时，不可能对除了形成检测标志的层面之外的其它层面执行足够的重叠纠正。