[发明专利]逻辑电路及先行进位电路

权利要求书

1.一种从上位比特开始按顺序检查2进制数的数据串的比特时检索最初出现的0或1的逻辑电路，包括：

由动态电路构成并接受所述2进制数的数据串的最上位比特的“非”逻辑电路；

分别由动态电路构成，与所述2进制数的数据串的最上位比特以外的比特一一对应，输入对应于该比特位置的所述2进制数的数据串的比特和处于比该比特位置更上位的比特的或非电路；

从所述“非”逻辑电路和或非电路邻接的电路接受两个逻辑信号的2输入或非电路。

2.根据权利要求1的逻辑电路，其特征在于所述“非”逻辑电路和或非电路由并联在接地电位与所述“非”逻辑电路和或非电路的输出线之间并联连接的NMOS FET构成。

3.根据权利要求1的逻辑电路，其特征在于所述2输入或非电路的前级中插入有倒相器。

4.一种逻辑电路，由定时电路、准-NMOS电路和逻辑门电路构成；

定时电路由连接在输出线和接地电位之间的第一组合电路构成，在预充电期间，控制所述第一组合电路，把所述接地电位切离所述输出线的同时，把电源供给所述输出线，使所述输出线提高到“H”电平，在输出确定期间，把应评价的输入信号送到所述第一组合电路的同时，停止对所述输出线的电源供给，根据该逻辑运算值有选择地把所述接地电位与所述输出线连接起来，经所述输出线输出所确定的逻辑值；

准-NMOS电路由连接在输出线和接地电位之间的第二组合电路构成，在所述预充电期间，控制所述第二组合电路，把所述接地电位连接到所述输出线，使所述输出线降低到“L”电平，在所述输出确定期间，把应评价的输入信号送到所述第一组合电路的同时，把电源供给所述输出线，根据该逻辑运算值有选择地把所述接地电位切离所述输出线，经所述输出线输出所确定的逻辑值；

逻辑门电路连接到所述定时电路，根据所述定时电路的所述输出线的信号，控制对所述准-NMOS电路的所述输出线的电源供给；

所述定时电路和所述准-NMOS电路确定的逻辑值是一样的或互补的，在所述输出确定期间，所述准-NMOS电路的所述输出线被连接到接地电位，在降低到“L”电平的情况下，应答于准-NMOS电路对应的所述输出线的变化，所述逻辑门电路停止对所述定时电路的所述输出线的电源供给。

5.根据权利要求4的逻辑电路，其特征在于所述第一组合电路和所述第二组合电路由用同样逻辑构成的NMOS FET构成。

6.准-NMOS逻辑电路，由第二准-NMOS电路、第一准-NMOS电路、第一逻辑门电路、第二逻辑门电路构成；

第二准-NMOS电路由连接在输出线和接地电位之间的第二组合电路构成，在所述预充电期间，控制所述第二组合电路，把所述接地电位连接到所述输出线，使所述输出线降低到“L”电平，在所述输出确定期间，把应评价的输入信号送到所述第一组合电路的同时，把电源供给所述输出线，根据该逻辑运算值有选择地把所述接地电位切离所述输出线，经所述输出线输出所确定的逻辑值；

第一准-NMOS电路由连接在输出线和接地电位之间的第一组合电路构成，在预充电期间，控制所述第一组合电路，把所述接地电位连接到所述输出线，使所述输出线降低到“L”电平，在所述输出确定期间，把应评价的输入信号送到所述第一组合电路的同时，把电源供给所述输出线，根据该逻辑运算值有选择地把所述接地电位切离所述输出线，经所述输出线输出所确定的逻辑值；

第一逻辑门电路根据来自所述第二准-NMOS电路的所述输出线的信号控制对所述第一准-NMOS电路的所述输出线的电源供给；

第二逻辑门电路根据来自所述第一准-NMOS电路的所述输出线的信号控制对所述第二准-NMOS电路的所述输出线的电源供给；

所述第一准-NMOS电路和所述第二准-NMOS电路是互补的，在所述输出确定期间，所述接地电位被连接到所述第一准-NMOS电路和所述第二准-NMOS电路的一方的所述输出线并下拉到“L”电平的情况下，根据另一方的所述输出线的“H”电平的变化，第一或第二逻辑门电路停止对所述准-NMOS电路的另一方的所述输出线的电源供给。