[发明专利]半导体装置及其制造方法

说明书

本发明涉及一种具有由铁电体膜或者高介质常数膜等绝缘性金属氧化物构成的容量绝缘膜的电容元件的半导体装置及其制造方法。

近年随着数字技术的发展，在推进处理或者保存大容量数据的倾向中，电子仪器更加高度化，因此在电子仪器中所使用的半导体集成电路装置的高度集成化以及半导体元件的微细化得到急速发展。

为此，为了实现构成半导体集成电路装置的动态RAM的高度集成化，作为容量绝缘膜，为替代现在使用的硅氧化物或者硅氮化物，采用铁电体膜或者高介质常数膜的技术得到广泛研究和开发。

又，以可以在低电压动作并且可高速写入和读出的非易失性RAM的实用化为目的，有关具有自发分极特性的铁电体膜的研究和开发也在广泛地进行。

然而，为实现具有由铁电体膜或者高介质常数膜等绝缘性金属氧化物构成的容量绝缘膜的电容元件的半导体装置的最重要课题是开发不会让电容元件的特性劣化而可以在CMOS集成电路上集成化的处理过程，其中，防止构成容量绝缘膜的绝缘性金属氧化物由氢还原而使得电容元件的特性劣化的事态发生又是最重要的课题。

以下，参照图8说明现有的具有由绝缘性金属氧化物构成的容量绝缘膜的电容元件的半导体装置及其制造方法。

如图8所示，在半导体基板10的表面部上形成元件分离区域11后，在半导体基板10上介入门极绝缘膜12形成门极电极13。然后，以门极电极13作为掩膜在离子注入低浓度的杂质之后，形成覆盖门极电极13的上面和侧面的门极保护绝缘膜14，然后，以门极电极13和门极保护绝缘膜14作为掩膜离子注入高浓度的杂质，形成成为场效应管的源极区域或漏极区域的具有LDD构造的杂质扩散层15。

然后，在横跨半导体基板10上的整个面上堆积第1保护绝缘膜16之后，在该第1保护绝缘膜16上形成第一导电孔，然后，通过在第1导电孔中埋入导电膜，形成与成为构成存储单元的第1场效应管的源极区域或漏极区域的杂质扩散层15中的一方连接的第1导电芯柱17。

然后，在第1保护绝缘膜16上，形成由钛膜、氮化钛膜、氧化铱膜以及白金膜的积层膜构成、与第1导电芯柱17连接的容量下部电极18以及由绝缘金属氧化物构成的容量绝缘膜19，之后，在第1保护绝缘膜16上容量下部电极18以及容量绝缘膜19相互之间形成绝缘膜20。

然后在容量绝缘膜19以及绝缘膜20上，形成由白金膜和钛膜的积层膜构成、横跨多个容量绝缘膜19并且周缘部在第1保护绝缘膜16上延伸的容量上部电极21。由以上说明的容量下部电极18、容量绝缘膜19以及容量上部电极21构成数据保存用的电容元件，该电容元件和上述的第1场效应管构成存储单元，同时由多个存储单元构成存储单元阵列。

然后，在让其覆盖容量上部电极21形成由氮化硅膜或者氮化硼膜构成的氢势垒膜22之后，横跨氢势垒膜22和第1保护绝缘膜16上的整个面上堆积第2保护绝缘膜23。又，氢势垒膜22具有可以防止氢原子扩散到容量上部电极21的内部到达容量绝缘膜19，让构成该容量绝缘膜19的绝缘性金属氧化物还原的事态发生。

然后，在第2保护绝缘膜23上形成第2导电孔27(参照图9(a))之后，在第2保护绝缘膜16和第2保护绝缘膜23上形成第3导电孔28(参照图9(b))。然后，在第2保护绝缘膜23上用导电膜填充第2导电孔27和第3导电孔28进行堆积，之后，通过对该绝缘膜模样化，形成与容量上部电极21连接的第2导电芯柱24、与成为读出放大器的第2场效应管的杂质扩散层15连接的第3导电芯柱25、以及与第2导电芯柱24和第3导电芯柱25连接的布线层26。

又，在具有由绝缘性金属氧化物构成的容量绝缘膜19的数据保存用容量元件的半导体存储装置中，为了在容量下部电极18上每1比特施加电压，在各容量下部电极18通过第1导电芯柱17分别与第1场效应管的杂质扩散层15连接，同时为在容量上部电极21上每多个比特施加电压，容量上部电极21通过第2导电芯柱24、布线层26以及第3导电芯柱25，连接在成为读出放大器的第2场效应管的杂质扩散层15上。

然而，我们在检测由上述方法获得的半导体装置的电容元件的特性的过程中，发现尽管在容量上部电极21上设置了氢势垒膜22想防止构成容量绝缘膜19的绝缘性金属氧化物的还原，绝缘性金属氧化物还是还原了，结果，电容元件的特性劣化。

在此，对于绝缘性金属氧化物还原的理由经过各种研究，发现是由以下机理造成了绝缘性金属氧化物的还原。以下，说明尽管在容量上部电极21上设置了氢势垒膜22、绝缘性金属氧化物还是还原了的机理。