[发明专利]半导体器件及其制造方法

说明书

本发明一般涉及到半导体器件的制作工艺，更确切地说是涉及到包括互连势垒层的半导体器件的制作工艺。

随着半导体器件的尺寸和封装件越来越小，在半导体器件键合焊点上制作导电凸块变得越来越普遍。此凸块被用来代替金属丝，以便将键合焊点电连接到其相应的封装引线。一种特定类型的凸块包括受控熔塌芯片连接(C4)凸块。这些凸块通常需要在键合焊点与凸块之间制作焊点限制金属层。焊点限制金属层通常包括铬和铬的合金。但这些含铬的薄膜可以具有诸如裂纹和不规则晶粒边界之类的缺陷，这就限制了铬层恰当地将键合焊点和凸块材料分隔开来的能力。

凸块通常包括锡(Sn)和铅(Pb)之类的元素。当势垒无法保持键合焊点与凸块分隔时，键合焊点材料能够与凸块中的铅或锡发生反应，并能够形成这些材料的金属间合金。若键合焊点包括含铜的材料，则能够导致易碎的金属间合金。易碎的金属间合金随后可能破裂，从而导致凸块失效。此外，由于键合焊点与凸块之间的键合过程和粘合性变坏而可能形成空洞。在极端的情况下，这可以产生高阻，能够对半导体器件的性能造成负面影响，甚至导致半导体器件失效。

在附图中，用举例而不是限制的方法，描述了本发明，其中相同的参考号表示相同的元件，其中：

图1-7示出了根据第一组实施例制作具有铜互连和凸块的半导体器件的剖面图。

图8-12示出了根据第二组实施例制作具有铜互连和凸块的半导体器件的剖面图。

熟练的技术人员能够理解，各个图中的各个元件是为了简明而示出的，没有必要按比例绘出。例如，为了有助于增进对本发明实施例的了解，图中的某些元件的尺寸可能相对于其它的元件被夸大了。

根据本发明的实施例，公开了一种半导体器件及其制作方法。在一个实施例中，导电势垒层覆盖互连，钝化层覆盖导电势垒层，且钝化层具有暴露部分导电势垒层的窗口。在一个变通实施例中，钝化层覆盖互连，钝化层具有暴露互连的窗口，且导电势垒层覆盖窗口中的互连。

图1示出了部分半导体器件的剖面图。此半导体器件包括半导体器件衬底100、场隔离区102、以及制作在半导体器件衬底100中的掺杂区104。栅介质层106覆盖部分半导体器件衬底100，而栅电极108覆盖栅介质层106。

在栅电极108和半导体器件衬底100上，制作第一层间介质层(ILD)110。对此第一层间介质层110进行图形化，以形成被粘合/势垒层112和铜填充材料114填充的双重镶嵌窗口。此粘合/势垒层112通常是难熔金属、难熔金属氮化物、或难熔金属或它们的氮化物的组合。铜填充材料114通常是铜或铜的合金，其中铜的含量至少为90％原子比。为了改善互连的粘合性、电迁移或其它性质，铜可以与镁、硫、碳之类形成合金。在淀积粘合/势垒层112和铜填充材料114之后，对衬底进行抛光以清除窗口外面的粘合/势垒层112和铜填充材料114部分。

在制作第一互连层之后，在铜填充的互连和第一ILD层110上制作绝缘势垒层122。此绝缘势垒层122包括氮化硅、氮氧化硅之类。用绝缘材料制作绝缘势垒层122，免除了采用导电势垒层时为了使各个互连彼此电隔离而需要的额外的图形化和腐蚀工序。在绝缘势垒层122上制作第二ILD层124。在第二ILD124中制作包含导电粘合/势垒层126和铜填充材料128的双重镶嵌互连。此双重镶嵌互连用相似于制作第一ILD层110中的双重镶嵌互连结构所用的工艺和材料来制作。

然后，如图2所示，在第二ILD层124和双重镶嵌互连上制作钝化层22。此钝化层可以包括一个或多个由氮化硅、氮氧化硅、二氧化硅之类组成的膜。最靠近铜填充材料128的钝化层22部分，通常包括氮化硅或氮原子相对于氧原子浓度较高的氮氧化硅膜。对钝化层22进行图形化，以便形成穿过钝化层延伸到铜填充材料128的键合焊点窗口24。