[发明专利]脉宽检测

说明书

本发明涉及脉宽检测器，更具体而言涉及半导体电路制造中测量脉冲宽度的装置和方法。

正如本领域已知的，在半导体电路制造中，相当一部分成本花在这类电路的测试上。为检测出影响电路工作特性的制造或设计缺陷，测试是必要的。例如，多个半导体电路，比如动态随机存取存储器(DRAM)，采用内部发生的脉冲来传递信息。不同的脉冲宽度(即持续时间)传递不同的信息。因为脉冲能控制电路的各种功能，故希望测试电路以保证电路产生的所有脉冲宽度正常。

测试这些电路的许多成本来自于测试装置的成本。由于脉宽一般在2-4ns的数量级上，测试装置必须有很精密的时间分辨率来确定脉冲宽度是否可接受。如果通过检测传送脉冲的导体来测量脉宽，并且测试装置用来对该导体上的脉冲进行采样，那么测试装置的脉冲采样频率必须达到1GHz的数量级(即采样周期为1/10⁹秒或1纳秒(ns))才能提供1ns数量级的持续时间分辨率。如此高的工作或采样频率的测试设备通常都很昂贵。

符合本发明的一个特征是，提供的半导体电路中包含了一种配置成能产生被测信号的操作电路。提供了测试电路来感应此信号。该测试电路提供标志来表示被感应信号的脉冲持续时间是否至少与相应，不同的，持续时间一样长。这些标志有效地将脉冲分成多个时间区间或窗，表示持续时间的不同范围，每个窗的最大持续时间和最小持续时间之差就是该窗的时间间隔。标志表明了其中哪个窗包含了脉冲的持续时间。测试电路提供的标志频率f₁低于由最短时间间隔的倒数定义的频率f₂。测试电路工作独立于时钟信号，其时钟频率f_CLK高于频率f₂。

采用这种结构，半导体电路中一个可能包含高频分量的信号就能在相对高的有效采样频率f_s下进行测试，信号的特征(例如电平或脉宽)可用一种较低频率f_c的形式来表达，从而使得有效的高频采样不再需要昂贵的高频测试电路。

根据本发明的另一特征，提供的半导体电路中包含了一种操作电路，它被配置成能产生包含至少一个脉冲的被测信号。提供的测试电路在高有效采样频率下感应此信号，并产生该脉冲或多个脉冲的特性标志。该特性标志的频率低于有效采样频率。测试电路不需要，从而独立于时钟信号，时钟信号有比有效采样频率更高的时钟频率。

采用这种结构，电路元件的高频性能和电路中信号的高频质量就能用低频测试设备来测量。

根据本发明的另一特征，提供的半导体电路中包含脉冲发生电路。提供了多个，n个延时元件被脉冲同时使能和截止。每个延时元件适于把脉冲从输入传递到其输出，其各自的输出在相应的不同时刻接收到脉冲。提供了多个，n-1个检测器，其输入均与相应延时元件的输入耦合。每个检测器适于响应检测到的部分脉冲而把输出状态设置成多个状态中预定的一种。

采用这种结构，可确定脉宽在一个时间间隔为1/f_s的持续时间范围内，并且可用一种形式来表达，其可测频率f_c低于频率f_s。

根据本发明的另一特征，检测器的输出与半导体电路的输出管脚耦合。

在这种结构下，可在半导体电路封装后用相对便宜的测试器检测脉宽。

根据本发明的另一特征，提供的半导体电路中包含了操作电路，延时元件和译码器。操作电路产生具有一定脉宽的脉冲。脉冲同时使能和截止延时元件，从而将脉冲在不同时刻提供给多个输出端。译码器接收来自延时元件输出端的脉冲，并提供信号来表示包含脉宽的持续时间窗。

在这种结构下，相对低频信号可用于表示某个或哪个持续时间窗包含脉宽。例如，这类信号可包含单线上的模拟直流电压，和/或单线上的串行数字二进制直流电平，和/或比如，多线上并行的数字二进制直流电平。

根据本发明的另一特征，提供的半导体电路中包含了脉冲发生电路，n个串联的延时元件，和n个锁存器。延时元件分别由脉冲的上升和下降沿来使能和截止，并顺次地把脉冲从延时元件输入经相应延时传递到其延时元件输出。每个锁存器适于将其输出设定在第一预定状态，如果该锁存器的输入接收到部分脉冲，而锁存器的输入与相应的延时元件输入耦合。至少其中一个锁存器适于将其输出设定在第二预定状态，如果该锁存器从n个延时元件中最后一个的输出上接收到部分脉冲。

采用这种结构，可提供是否产生了任何脉冲的标志，以及如果产生了一个脉冲，其脉宽介于n个有界的持续时间窗中的哪一个，或者其宽度比延时元件的最大延时更长。