[实用新型]半导体器件

说明书

本实用新型提供一种半导体器件，包括基底、在基底上设置的硬掩膜层及在硬掩膜层上设置的第一牺牲层，在第一牺牲层形成有微图案。本实用新型提高了半导体器件的套刻精度，避免了接触电阻和寄生电容问题的产生，大大提高了产品成品率，同时本实用新型产品结构简单，成本低。

技术领域

本实用新型涉及半导体制造领域，特别涉及半导体集成电路制造领域，具体涉及一种半导体器件。

背景技术

光刻是制造集成电路中所使用的基本工艺。总的来说，光刻包括在材料层或衬底(substrate)上方形成光或辐射敏感材料层，例如光阻。将该辐射敏感材料选择性暴露于由光源(例如深紫外或极紫外源)产生的光，以将由掩膜定义的图案转移至该辐射敏感材料。该辐射敏感材料的暴露层经显影以定义图案化掩膜层。接着，通过该图案化掩膜层在该下方材料层或衬底上可执行各种工艺操作，例如蚀刻或离子注入工艺。

集成电路制造的目的是在集成电路产品上忠实地复制原始的电路设计。现有技术公开了光刻工艺是集成电路制造过程中的关键工艺之一。随着集成电路特征尺寸不断缩小，版图图案密度不断增加，但光刻所用光源的波长并未显著减小，曝光解析度并未显著提升，由此导致在同一掩膜版上，图案冲突数量不断增加。所述图案冲突定义为两个版图图案相隔距离小于某一特定值，这一特定值称为冲突距离。研究显示，多重曝光光刻技术是解决图案冲突的有效途径之一。

多重曝光光刻工艺是将版图图案分解到多张不同的掩膜版上，通过多次曝光和刻蚀的迭代过程，最终形成完整的硅片图案。如何将GDSII设计版图图案分配到多张不同的掩膜版上，使得在同一张掩膜版上的图案冲突最少，是多重曝光版图分配方法的关键；同时，为了减少冲突数量，同一版图图案可能会被分割并分配到不同的掩膜版上。

在20/22纳米工艺技术节点中，双重曝光光刻工艺已得到广泛应用。在双重曝光光刻工艺中，分配到两张掩膜版上的图案通常使用曝光-刻蚀-曝光-刻蚀工艺(LELE)进行制造，双重图案化是一种曝光方法，其包括将密集的总体目标电路图案分为(也就是划分或分离)两个独立的较不密集图案。接着，通过使用两个独立的掩膜(其中，该掩膜的其中一个用以对该较不密集图案的其中一个成像，且另一个掩膜用以对另一个较不密集图案成像)，将该简单的较不密集图案独立印刷于晶圆上。此技术有效降低光刻工艺的复杂性，提高可达到的分辨率并能够印刷更小的特征，否则的话，使用现有的光刻工具是不可能的。光刻-蚀刻-光刻-蚀刻(LELE)是一种这样的多重图案化技术。

但在14/16纳米工艺技术节点，随着集成电路特征尺寸的进一步缩小，版图图案更加密集，很难将原始版图图案分解在两张掩膜版上且不产生图案冲突，为此引入三重曝光光刻工艺。在三重曝光工艺中，通常使用曝光-刻蚀-曝光-刻蚀-曝光-刻蚀(LELELE)工艺进行生产，三重图案化是一种更为复杂的曝光方法，其包括将密集的总体目标电路图案分为(也就是划分或分离)三个独立的较不密集图案。接着，通过使用三个独立的掩膜，将简单的较不密集图案独立印刷于晶圆上。此技术有效降低光刻工艺的复杂性，提高可达到的分辨率并能够印刷更小的特征，否则的话，使用现有的光刻工具是不可能的。光刻-蚀刻-光刻-蚀刻-光刻-蚀刻(litho-etch-litho-etch-litho-etch；LELELE)是一种这样的多重图案化技术。图案无法通过单个掩膜形成，而是被分成三个图案。向各个图案分配不同的颜色，其中，在各种的颜色内都满足设计规则。不过，LELELE需要在掩膜之间仔细对准，该项技术存在过程繁琐、成本高和周期长且层间套刻精准度低等问题。

专利公开号为CN103578952A的中国专利，公开了一种利用间隙壁技术形成栅极的晶体管的制造方法。在该实用新型的方法中，在虚设栅极堆栈的侧面，依次形成第一间隙壁、第二间隙壁和第三间隙壁，通过去除第二间隙壁形成了宽度由第二间隙壁控制的栅极凹槽，继而在栅极凹槽中形成所需要的栅极和栅极绝缘层。