[发明专利]与布线亚临界接触的自对准工艺无效
| 申请号： | 99123246.1 | 申请日： | 1999-10-28 |
| 公开（公告）号： | CN1254183A | 公开（公告）日： | 2000-05-24 |
| 发明（设计）人： | 古川俊治;M·C·哈奇;S·J·霍梅斯;D·V·霍拉克;P·A·拉比杜西 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/28;H01L21/027;H01L21/302 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 杨凯,王忠忠 |
| 地址： | 美国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种在集成电路上形成接点的方法,在这种方法中,在衬底上形成下部的较厚的第一材料层和上部的较薄的第二材料层。首先在上层对金属布线进行构图;穿过薄的表面层及部分地穿过第二厚层来刻蚀布线图形槽。在刻蚀布线图形后,布线层的接点作为与布线图形交叉的线/区间图形被印制出来。用刻蚀工艺将接点图形刻蚀进下面的厚层,该刻蚀工艺对上部的薄层进行选择性地刻蚀。接点仅在布线图象与接点图象的交叉点处形成,因此接点与金属自对准。 | ||
| 搜索关键词： | 布线 临界 接触 对准 工艺 | ||
【主权项】：
1.一种在半导体衬底中形成自对准布线槽和接触孔的方法，其特征在于，包括如下步骤：(A)在衬底上形成下部介质层；(B)在下部介质层上形成上部硬掩模材料层；(C)在上部硬掩模材料层上形成第一光致抗蚀剂层；(D)通过第一掩模对第一光致抗蚀剂层曝光；(E)对已曝光的第一光致抗蚀剂层进行显影以便在形成刻蚀掩模的第一光致抗蚀剂层中产生孔；(F)通过光致抗蚀剂掩模选择性地刻蚀上部硬掩模材料层，形成硬材料刻蚀掩模布线槽；(G)剥离第一光致抗蚀剂刻蚀掩模；(H)在硬材料刻蚀掩模上形成第二光致抗蚀剂层；(I)通过第二掩模对第二光致抗蚀剂层曝光；(J)对已曝光的第二光致抗蚀剂层进行显影以便在形成接触孔刻蚀掩模的第二光致抗蚀剂层中产生孔；以及(K)穿过硬材料布线刻蚀掩模并穿过第二光致抗蚀剂接触孔刻蚀掩模选择性地刻蚀下部的介质层，在下部的介质层中形成自对准的布线槽和接触孔；
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99123246.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
