[发明专利]与布线亚临界接触的自对准工艺

说明书

本发明涉及半导体微芯片结构的制作，更具体地说，涉及集成电路布线之间为确立电接触而在微芯片中形成接触孔的方法。

光刻技术允许电路芯片上半导体材料的某个部分有选择性地被除去或改性，这样就可形成象晶体管和电容器之类的电连接的器件的层。

电路芯片的单层可用多种方式进行电连接。一种方式是用选择性地淀积和除去金属，以便在芯片表面上产生金属线而连接电路元件。在这种工艺中，在芯片表面上淀积诸如铜、铝或钨之类的薄金属膜。然后在膜上涂敷光致抗蚀剂层，并用在光致抗蚀剂上露出较窄线条图形的掩模将光致抗蚀剂层暴露于适当波长的光。然后对光致抗蚀剂进行显影、刻蚀，留下抗蚀剂上被曝光的图形中的金属。这一金属图形就为单层芯片形成电连接。

电连接单层芯片的另一种方法称为镶嵌工艺。在镶嵌工艺中，将诸如二氧化硅等介质淀积在芯片表面上。将一层光致抗蚀剂涂敷在二氧化硅层上。然后对抗蚀剂进行曝光以确定所需的互连图形。然后对光致抗蚀剂进行显影、刻蚀以便在二氧化硅层中产生槽而形成该层的互连。将铝、铜或钨之类的金属层淀积在芯片表面上以充填槽。然后对金属进行平面化处理，使其除了充填到槽中的部分外从芯片表面被除去。充填槽的金属形成一互连图形。水平金属连接被称作布线，典型的芯片包括一层器件和多层与器件相连的布线。

尽管微芯片可由单层布线组成，通常，充分的芯片功能需要几层布线。微芯片的层一般由二氧化硅或其他介质分开以防止芯片的一层干扰另一层的工作。然而，芯片层上的元器件必须在适当位置上穿过二氧化硅进行电连接以便产生相互作用。这样，为了使不同层上元件被电连接，分开布线层的二氧化硅必须在适当位置被穿透。

一种电连接芯片层的方法被称作双镶嵌法。双镶嵌法类似于镶嵌工艺。双镶嵌工艺中的第一步骤是为如前所述的在二氧化硅中形成槽进行布线。第二步骤是穿过二氧化硅到下面的芯片层形成孔。孔的形成是采用如上所述的涂敷抗蚀剂、掩模、曝光、显影与刻蚀工艺来进行的。穿过二氧化硅层的孔称作通路。一般来说，通路必须通过二氧化硅形成以便在邻接层上的槽之间延伸。

电连接微芯片层的双镶嵌法要求对通路和槽仔细对准。保证通路和槽的适当对准所必须的容限限制了微芯片上所能获得的密度。制作通路和槽的常规方法是首先形成槽，然后形成通路，在工艺中作为分开的步骤来进行。

形成通路和槽的改进方法公开于序列号为No.09/183,338的、由Furukawa等人申请的题为“形成自对准部件的方法”的共同未决的美国专利。这一改进采用一种通过使用两层抗蚀剂形成自对准通路和槽的方法，其中一层作为底层的掩模，这样，通路就可仅在已经形成槽的位置上形成。这种方法采用了两种不同的抗蚀剂，一层在另一层之上。下部的抗蚀剂层(用于通路)仅在上部的抗蚀剂层(用于槽)也曝光的位置上曝光。其结果是通路仅在待形成槽的位置上形成，因此通路和槽就是自对准的，在槽形成的布线和在通路形成的连接拴也是自对准的。

已知集成电路中接触孔的光刻定标比线/区间(line/space)图形的光刻定标更困难，这是因为离轴照明的光增强技术和交替相的边缘标度线不能应用于接触孔。

这些增强技术当在紧密叠垒部件时使用或用于隔离暗图形时有很好的结果。然而，这一技术对于象带有接触孔这样的被隔离的亮图象只有很小的增强效果。

以前，已通过用两种不同的标度线在显影前在光致抗蚀剂膜上印制接触孔作为两垂直相边缘线/区间图形的交叉点的方法对接点进行按比例缩小。

本发明的目的是为在集成电路芯片中形成接触提供一种改进的制作方法。

本发明的另一目的是为在带有线/区间图形的集成电路芯片上在混合光致抗蚀剂中形成接触提供一种制作方法。

本发明的又一个目的是为在集成电路芯片上形成接触提供一种制作工艺，该接触与在集成电路上的金属布线图形自对准。

本发明的再一个目的是提供一种用改进的双镶嵌工艺在集成电路芯片上形成接触的方法，其中，金属布线首先在绝缘衬底膜上被构图。

本发明的其他特征、优点在结合以下附图的描述中将变得显而易见。将会理解，以上的一般描述及以下的详细描述是例示性和解释性的，并不是对本发明的限制。结合到本发明中的并构成本发明的一部分的附图与描述一起起到用一般术语解释发明原理的作用。在整篇说明书中，同样的数字代表同样的部件。

图1是描述本发明的方法中的步骤的流程图。

图2、3、4、5、6和7是表示在集成电路微芯片中的亚临界、自对准接触的制作工艺的步骤的示意图。