[发明专利]改进计时器性能的集成电路输入/输出处理器

摘要

I/O控制模块(IOCM25-29)具有通过计时器总线(71，72)，和管脚/状态总线(75-77)通信的通道。通道(86，87)被每个计时器总线(71，72)分成独立的通道块(86，87)，该通道块由它们各自的计时器总线(71，72)提供对不同时基值的存取，这样就不会损失分辨率，因为在一个计时器块(如86)中的每个通道，都能从它对应的计时器总线(71)并行接收同样的时基值。管脚/状态总线(75-77)和计时器总线(71，72)能被独立地划分。

主权项

1.一种计时器处理器(22)，其特征在于：一个第一计时器总线(71)；一个第二计时器总线(72)；多个时基选择信号(50)；一个第一时基通道(80中的一个)，用于产生一个第一时基值，所述第一时基通道(80中的一个)被耦合至所述多个时基选择信号(50)；一个第二时基通道(81中的一个)，用于产生一个第二时基值，所述第二时基通道(81中的一个)被耦合至所述多个时基选择信号；一个第一计时器总线控制通道(61)，对应于所述第一时基通道(80中的一个)，用于选择所述第一和第二时基通道(80，81)中的一个，和如果所述第一时基通道(80中的一个)被选择，用于用第一时基值驱动所述第一计时器总线(71)，所述第一计时器总线控制通道(61)被耦合至所述第一计时器总线(71)和所述多个时基选择信号(50)；一个第二计时器总线控制通道(62)，对应于所述第二时基通道(81中的一个)，如果所述第二时基通道(81中的一个)被选择，用于用第二时基值驱动所述第一计时器总线(71)，所述第二计时器总线控制通道(81中的一个)被耦合给所述第一计时器总线(71)和所述多个时基选择信号(50)；一个管脚/状态总线，用于提供管脚和状态信息；一个管脚控制通道(52)，用于控制在所述管脚/状态总线上，管脚和状态信息的传输；一个第一工作通道(57)，被耦合至所述第一计时器总线(71)，用于接收第一时基值，和耦合至所述管脚/状态总线用于接收管脚和状态信息；和一个第二工作通道(56)，被耦合至所述第二计时器总线(72)，用于接收一个第三时基值，和耦合至所述管脚/状态总线用于接收管脚和状态信息；