[发明专利]计算机主-辅并联式存储体结构和信息存储方式的设计无效
| 申请号： | 96104897.2 | 申请日： | 1996-05-16 |
| 公开（公告）号： | CN1139237A | 公开（公告）日： | 1997-01-01 |
| 发明（设计）人： | 王道通 | 申请（专利权）人： | 王道通 |
| 主分类号： | G06F12/02 | 分类号： | G06F12/02 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 453003*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本设计属计算机存储方式的设计。本设计通过计算机存储体并联，提出了数据信息在并联存储体内按“位”和“字”并联存储方式。在同一指令下，数据信息在存储体内读取速度或寻址周期内寻址次数将大为提高，达到提高计算机处理效率的目的。 | ||
| 搜索关键词： | 计算 机主 并联 存储 结构 信息 方式 设计 | ||
【主权项】：
1、计算机并联式存储体结构设计，其特征在于设置若干个与原主存储体结构、容量相同的辅助存储体；
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于王道通，未经王道通许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/96104897.2/，转载请声明来源钻瓜专利网。
- 上一篇：紫外传感膜及其制法和用途
- 下一篇：水稻育苗多元素床土调制剂
