[发明专利]半导体器件及其制造方法

摘要

一个由一个Ｐ+集电区（１），一个ｎ型缓冲区（３），一个n-区（５）和一个n+阴极区（７）组成的pin二极管。一个从n+阴极区（７）的表面开始穿过n+阴极区（７）后到达n-区（５）的沟槽（９）。沿着沟槽９的内壁形成一层绝缘膜（１１）。形成一个栅电极层（１３）隔着绝缘与n+阴极区（７）的侧壁相对。形成一个阴极（１７）与n+阴极区（７）电连接。形成一个阳极（１９）与p+集电区（１）电连接。n+阴极区（７）整个形成在互相平行伸展的沟槽（９）之间的表面上。这样，一种其栅控电路被简化、且导通特性很好的功率半导体器件即可得到。

主权项

1.一种半导体器件，其中的电流在一个本征型或第一导电型半导体衬底(105)的第一和第二主表面之间流动，包括：第二导电型的第一杂质区(107)，它在所述半导体衬底的所述第一主表面一侧上形成；第二导电型的第二杂质区(101)，它在所述半导体衬底的所述第二主表面上形成并与所述第一杂质区一起夹着一个所述半导体衬底的低浓度区；其中所述的半导体衬底有从所述第一主表面开始穿过所述第一杂质区后到达所述半导体衬底的所述低浓度区的沟槽(113)；所述的器件进一步包括；第一导电型的第三杂质区(109)，它在所述的第一杂质区上形成并与在所述半导体的所述第一主表面上的所述沟槽的一个侧壁接触；一个控制电极层(117)，它在所述沟槽中形成并隔着绝缘膜(115)与所述第一和第三杂质区以及所述半导体衬底的所述低浓度区相对，它用于通过所施加的控制电压来控制在所述第一和第二主表面间流动的电流；一个第一电极层(121)，它在所述半导体衬底的所述第一主表面上形成并与所述的第三杂质区电连接；一个第二电极层(123)，它在所述半导体衬底的所述第二主表面上形成并与所述的第二杂质区电连接；其中当所述半导体衬底的第一和第二主表面导通时，沿着所述沟槽的周围将形成与所述第三杂质区接触第一导电型积累区。在所述导通状态下，包括所述第三杂质区和所述积累区的有效阴极区与所述第一杂质区和所述半导体衬底的所述低浓度区的接触面积n，相对所述第一杂质区与所述半导体衬底的所述低浓度区的接触面积p的比值Rn＝n/(n+p)是0.4到1.0。