[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，其中的电流在一个本征型或第一导电型半导体衬底(105)的第一和第二主表面之间流动，包括：

第二导电型的第一杂质区(107)，它在所述半导体衬底的所述第一主表面一侧上形成；

第二导电型的第二杂质区(101)，它在所述半导体衬底的所述第二主表面上形成并与所述第一杂质区一起夹着一个所述半导体衬底的低浓度区；其中

所述的半导体衬底有从所述第一主表面开始穿过所述第一杂质区后到达所述半导体衬底的所述低浓度区的沟槽(113)；

所述的器件进一步包括；

第一导电型的第三杂质区(109)，它在所述的第一杂质区上形成并与在所述半导体的所述第一主表面上的所述沟槽的一个侧壁接触；

一个控制电极层(117)，它在所述沟槽中形成并隔着绝缘膜(115)与所述第一和第三杂质区以及所述半导体衬底的所述低浓度区相对，它用于通过所施加的控制电压来控制在所述第一和第二主表面间流动的电流；

一个第一电极层(121)，它在所述半导体衬底的所述第一主表面上形成并与所述的第三杂质区电连接；

一个第二电极层(123)，它在所述半导体衬底的所述第二主表面上形成并与所述的第二杂质区电连接；其中

当所述半导体衬底的第一和第二主表面导通时，沿着所述沟槽的周围将形成与所述第三杂质区接触第一导电型积累区。在所述导通状态下，包括所述第三杂质区和所述积累区的有效阴极区与所述第一杂质区和所述半导体衬底的所述低浓度区的接触面积n，相对所述第一杂质区与所述半导体衬底的所述低浓度区的接触面积p的比值Rn＝n/(n+p)是0.4到1.0。

2.根据权利要求1所述的半导体器件，其中

所述沟槽(113)离所述第一主表面的深度是5μm到15μm。

3.根据权利要求1所述的半导体器件，其中

所述的沟槽包括含第一，第二和第三沟槽(113a，113b，和113c)在内的多个沟槽；

所述的第一和第三杂质区(107，109)在所述第一和第二沟槽之间的所述半导体衬底(105)上形成；

只有所述半导体衬底的所述低浓度区(105)是设置在所述第二和第三沟槽之间的所述半导体衬底的所述第一主表面上；

在所述第二和第三沟槽之间的所述半导体衬底上隔着第二绝缘膜(129)形成有导电层(117a)；

所述导电层与填充所述第二和第三沟槽的所述控制电极层(117)的每一个电连接。

4.根据权利要求1所述的半导体器件，其中

所述的沟槽包括含第一，第二和第三沟槽(113a，113b，和113d)在内的多个沟槽；

所述的第一和第三杂质区(107，109)在所述第一和第二沟槽之间的所述半导体衬底上(105)形成；

在所述第二和第三沟槽之间的所述半导体衬底的所述第一主表面上形成有第二导电型的第四杂质区(131)；

在所述第二和第三沟槽之间的所述半导体衬底上隔着第二绝缘膜(129)形成有导电层(117a)；以及

所述导电层与填充所述第二和第三沟槽的所述控制电极层(117)电连接。

5.根据权利要求1所述的半导体器件，进一步包括：具有比所述第一杂质区有较低浓度的第二导电型的第四杂质区(133)，它在所述第一杂质区(107)的下面形成并与所述沟槽的侧壁接触，还与所述第二杂质区(101)一起夹着所述半导体衬底的所述低浓度区(105)。

6.根据权利要求1所述的半导体器件，其中

所述沟槽包括含第一，第二，第三和第四沟槽(113a，113b，113c和113d)在内的多个沟槽；

所述的第一和第二沟槽相邻排列，在所述第一和第二沟槽之间的所述半导体衬底的一个区是作为在那里形成有所述第一和第三杂质区(107，109)的第一区；

所述的第三和第四沟槽相邻排列，在所述第三和第四沟槽之间的所述半导体衬底的一个区，是作为在那里在所述第一主表面上设置有所述半导体衬底的所述低浓度区的第二区；

多个所述第二区被设置在两个所述第一区之间；

在所述第一区之间的所述多个所述第二区中，在所述第一主表面上隔着第二绝缘膜(129)形成有导电层(117a)；以及

所述导电层与填充夹着每一所述第二区的所述第三和第四沟槽的所述控制电极层(117)电连接。