[发明专利]压缩维特比译码器无效
| 申请号： | 93111806.9 | 申请日： | 1993-05-10 |
| 公开（公告）号： | CN1036689C | 公开（公告）日： | 1997-12-10 |
| 发明（设计）人： | 郑辉;程隆信;周骏 | 申请（专利权）人： | 成都华仪电子科技开发中心 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00;H03M13/12 |
| 代理公司： | 四川省专利服务中心 | 代理人： | 张友春 |
| 地址： | 四川省成都*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及数字通信中的一种维特比译码器设计技术，它通过对现有的译码器增加一个状态量度选择器和压缩状态量度排列产生器，并在译码器外增加一个全0序列检测器，从而实现了只对传输数据中有错误的数据段进行纠错译码运算，无错数据段让其直接通过。由于信道错误率通常少于10-2，所以大大提高了译码器的纠错效率。 | ||
| 搜索关键词： | 压缩 译码器 | ||
【主权项】：
1.一种压缩维特比译码器，是由分支量度计算器、同步电路、相加-比较-选择器、状态量度存储器、路径存储器、输出缓冲器、状态量度选择器和压缩状态量度排列产生器构成，其特征在于分支量度计算器和状态量度选择器的输出分别接到相加-比较-选择器输入端，相加-比较-选择器输出与状态量度存储器和路径存储器输入连接，状态量度存储器和压缩状态量度排列产生器的输出分别与状态量度选择器的输入端相连接，状态量度选择器控制端与外部全0序列检测器的输出端相连，路径存储器输出端接到输出缓冲器的输入端，状态量度存储器的另一组输出接到同步电路输入端，同步电路的输出接至分支量度计算器的输入端，压缩状态量度排列产生器的值是按全0序列段所确定的各状态量度值设计的，其相加-比较-选择器以复用方式工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都华仪电子科技开发中心，未经成都华仪电子科技开发中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/93111806.9/，转载请声明来源钻瓜专利网。
