[发明专利]带有并行执行指令的装置的微处理机无效
| 申请号: | 93101139.6 | 申请日: | 1993-01-21 |
| 公开(公告)号: | CN1074771A | 公开(公告)日: | 1993-07-28 |
| 发明(设计)人: | E·T·格罗乔斯基;K·D·舒梅克;A·蔡迪;D·B·阿尔珀特 | 申请(专利权)人: | 英特尔公司 |
| 主分类号: | G06F9/30 | 分类号: | G06F9/30;G06F15/76 |
| 代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 程天正,叶凯东 |
| 地址: | 美国加利*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种计算机系统有一个双指令译码器,当两指令之间无寄存器相关性,且它们都属于整个指令集的预定子集时,该双指令译码器在一个时钟周期内并行发出该两指令。该系统有执行指令集中任何指令的第一指令流水线和只执行按局部性原理选取的预定指令子集的第二流水线。寄存器相关性检查器确定在执行指令序列中的第二指令的过程中是否使用第一指令的目标寄存器。当两个指令都在子集内且无相关性时,可在第一和第二流水线中发出第一和第二指令。 | ||
| 搜索关键词: | 带有 并行 执行 指令 装置 微处理机 | ||
【主权项】:
1、一种可并行执行两个计算机指令的计算机系统,其特征在于包括:第一和第二指令流水线装置,用于执行计算机指令,所述第一流水线装置工作时能执行预定指令集发出的任何指令,所述第二流水线装置工作时只能执行来自所述预定指令集的指令子集;相关性检查装置,用以识别指令序列中第一指令的目标寄存器,所述检查装置还确定在执行所述序列中的第二指令过程中是否使用所述目标寄存器,若不使用,所述相关性检查装置就指示第一条件得满足;用于确定所述序列中的第一和第二指令是否存在于所述子集中的装置,当该第一和第二指令都在所述子集中时,所述确定装置指示第一条件得到满足;指令配对装置,用于在每当所述第一和第二条件得到满足时将所述第一和第二指令并行发送到所述第一和第二流水线装置。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/93101139.6/,转载请声明来源钻瓜专利网。
- 上一篇:切割和研磨环形基片的装置和方法
- 下一篇:周期重排照片装置





