[发明专利]三维集成半导体架构及制造其的方法在审
| 申请号： | 202111331491.4 | 申请日： | 2021-11-11 |
| 公开（公告）号： | CN114496992A | 公开（公告）日： | 2022-05-13 |
| 发明（设计）人： | 徐康一;金基一;赵锡元 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544;H01L25/07;H01L21/50 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 屈玉华 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种半导体架构，其包括：载体基板；提供在载体基板中的对准标记，对准标记从载体基板的第一表面提供到载体基板的第二表面；第一半导体器件，基于对准标记提供在载体基板的第一表面上；第二半导体器件，基于对准标记提供在载体基板的第二表面上并与第一半导体器件对准。 | ||
| 搜索关键词： | 三维 集成 半导体 架构 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111331491.4/，转载请声明来源钻瓜专利网。
- 上一篇：用于指示紫外线消毒的系统和方法
- 下一篇：电路的激活时间的调节
