[发明专利]三维集成半导体架构及制造其的方法

权利要求书

1.一种半导体架构，包括：

载体基板；

提供在所述载体基板中的对准标记，所述对准标记从所述载体基板的第一表面提供到所述载体基板的第二表面；

第一半导体器件，基于所述对准标记提供在所述载体基板的所述第一表面上；

第二半导体器件，基于所述对准标记提供在所述载体基板的所述第二表面上并与所述第一半导体器件对准。

2.根据权利要求1所述的半导体架构，其中所述第一半导体器件包括第一部件，

其中，基于提供在所述载体基板的所述第一表面上的所述对准标记的位置，所述第一部件提供在所述载体基板的所述第一表面上。

3.根据权利要求2所述的半导体架构，其中所述第二半导体器件包括第二部件，

其中，基于提供在所述载体基板的所述第二表面上的所述对准标记的位置，所述第二部件提供在所述载体基板的所述第二表面上。

4.根据权利要求3所述的半导体架构，其中所述第一部件与所述第二部件对准。

5.根据权利要求4所述的半导体架构，其中所述第一部件是掩埋电源轨(BPR)并且所述第二部件是穿通硅通路(TSV)。

6.根据权利要求1所述的半导体架构，其中所述对准标记被一维或二维地提供。

7.根据权利要求6所述的半导体架构，其中所述对准标记的每个具有矩形形状。

8.根据权利要求7所述的半导体架构，其中所述对准标记当中的相邻对准标记的侧表面彼此平行。

9.根据权利要求1所述的半导体架构，其中所述对准标记的表面和所述第二半导体器件的第一表面共面。

10.根据权利要求1所述的半导体架构，其中所述对准标记是提供在所述载体基板中的开口。

11.一种制造半导体架构的方法，所述方法包括：

提供包括载体基板的第一晶片；

在所述载体基板上提供停止层；

在所述停止层上提供牺牲层；

在所述载体基板中从所述载体基板的第一表面到所述停止层的第一表面提供对准标记；

基于提供在所述载体基板的所述第一表面上的所述对准标记的位置，在所述载体基板的所述第一表面上提供第一半导体器件；

去除所述牺牲层；

去除所述停止层；以及

基于提供在所述载体基板的第二表面上的所述对准标记的位置，在所述载体基板的所述第二表面上提供第二半导体器件。

12.根据权利要求11所述的方法，其中提供所述停止层包括在所述载体基板上提供硅锗(SiGe)层。

13.根据权利要求11所述的方法，其中提供所述停止层包括在绝缘体上硅(SOI)晶片中提供氧化物层。

14.根据权利要求11所述的方法，其中提供所述对准标记包括一维或二维地提供具有矩形形状的所述对准标记。

15.根据权利要求11所述的方法，还包括：

在所述第一半导体器件的第一表面上提供第二晶片；以及

在所述第二晶片与所述第一半导体器件之间提供粘合层。

16.根据权利要求11所述的方法，其中去除所述牺牲层包括通过化学机械抛光(CMP)或蚀刻去除所述牺牲层。

17.根据权利要求11所述的方法，其中去除所述停止层包括通过蚀刻并暴露在所述载体基板的所述第二表面上的所述对准标记来去除所述停止层。