[发明专利]互连线自校准电路、方法及可编程逻辑器件在审
| 申请号： | 202111016248.3 | 申请日： | 2021-08-31 |
| 公开（公告）号： | CN113938127A | 公开（公告）日： | 2022-01-14 |
| 发明（设计）人： | 周芝梅;冯晨;王于波;张凯;郑海杰;王惠剑;熊奎;刘庚;钱国良 | 申请（专利权）人： | 国网思极紫光（青岛）微电子科技有限公司;北京智芯微电子科技有限公司;国网山东省电力公司信息通信公司;国家电网有限公司;国网信息通信产业集团有限公司 |
| 主分类号： | H03K19/17792 | 分类号： | H03K19/17792;H03K19/17764;G01R31/3185;G01R31/317 |
| 代理公司： | 北京润平知识产权代理有限公司 11283 | 代理人： | 肖冰滨;王晓晓 |
| 地址： | 266300 山东省青岛市胶*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种可编程逻辑器件的互连线自校准电路、一种可编程逻辑器件的互连线自校准方法及一种可编程逻辑器件，属于可编程逻辑器件电路领域。互连线自校准电路包括：误码校验模块，用于检测可编程逻辑器件的内部逻辑电路与外部资源的数据交互过程中是否发生误码并生成对应的检测结果；校准模块，用于根据检测结果调整连接内部逻辑电路的互连线的驱动电压。本发明提供的自校准电路能根据误码校验模块的校验结果来调整连接内部逻辑电路的互连线的驱动电压，以调节互连线的速度，实现依据应用场景和应用需求调节互连线的速度，在高速应用模式下提高互连线速度，确保传输可靠性，在低速应用模式下降低互连线速度，节省器件功耗，延长器件寿命。 | ||
| 搜索关键词： | 互连 校准 电路 方法 可编程 逻辑 器件 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国网思极紫光（青岛）微电子科技有限公司;北京智芯微电子科技有限公司;国网山东省电力公司信息通信公司;国家电网有限公司;国网信息通信产业集团有限公司，未经国网思极紫光（青岛）微电子科技有限公司;北京智芯微电子科技有限公司;国网山东省电力公司信息通信公司;国家电网有限公司;国网信息通信产业集团有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111016248.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种能够提高复合磺酸钙基脂细度的生产工艺
- 下一篇：一种电焊机防触电节能装置
