[发明专利]互连线自校准电路、方法及可编程逻辑器件

说明书

本发明提供一种可编程逻辑器件的互连线自校准电路、一种可编程逻辑器件的互连线自校准方法及一种可编程逻辑器件，属于可编程逻辑器件电路领域。互连线自校准电路包括：误码校验模块，用于检测可编程逻辑器件的内部逻辑电路与外部资源的数据交互过程中是否发生误码并生成对应的检测结果；校准模块，用于根据检测结果调整连接内部逻辑电路的互连线的驱动电压。本发明提供的自校准电路能根据误码校验模块的校验结果来调整连接内部逻辑电路的互连线的驱动电压，以调节互连线的速度，实现依据应用场景和应用需求调节互连线的速度，在高速应用模式下提高互连线速度，确保传输可靠性，在低速应用模式下降低互连线速度，节省器件功耗，延长器件寿命。

技术领域

本发明涉及可编程逻辑器件电路领域，具体地涉及一种可编程逻辑器件的互连线自校准电路、一种可编程逻辑器件的互连线自校准方法以及一种可编程逻辑器件。

背景技术

现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)器件中，互连线是连接所有现场可编程逻辑门阵列器件上的内部逻辑之间的可编程通路，互连线速度代表着FPGA器件的基本性能。在FPGA芯片中，通常还集成有高速串行收发器、双倍数据速率(Double Data Rate，DDR)存储接口、高速外围串行总线等高速接口，在28nm及更先进的工艺节点下，其数据传输速率可高达数十Gbps。接口数据传输速率的提高也对互连线速度提出了新的要求。

以DDR存储接口为例，其电路系统中通常包含有参考电压模块，该参考电压模块的作用是根据当前用户设计、布局布线、时序信息等因素，对参考电压进行动态校准，以确保整个DDR存储接口系统的时序收敛。对于DDR存储接口系统以外的互连线，目前业界常用的校准方案是针对带隙基准电路的校准。带隙基准(Bandgap voltage reference，bandgap)电路可以产生对温度、电压和工艺参数低敏感的参考电压，因此在FPGA互连线驱动电路中常常被用做一种稳定的参考电压来源，以确保互连线速度的稳定。但是带隙基准电路本身的关键器件也会因为制造因素的影响，而导致匹配精度下降，电路所产生的带隙基准电压也会出现正常波动。因此，FPGA器件在出厂之前，就需要将带隙基准电路输出的参考电压值校准为理想设计电压值，确保FPGA器件互连线速度达到要求。

现有的互连线校准技术属于一次性校准，FPGA器件互连线速度在出厂时即被固化，所有的应用设计均基于固定参数进行设计。然而在实际使用的过程中，尤其是高速接口应用中，接口数据传输速率是变化的，那么仅仅依靠对接口系统的动态时序校准并不能满足实际应用的需求，固化的互连线速度也增加了应用调试的难度。

发明内容

本发明实施方式的目的是提供一种互连线自校准电路、方法及可编程逻辑器件，自校准电路能够根据误码校验模块的校验结果来调整内部逻辑电路的互连线的驱动电压，以调节互连线的速度，实现了依据应用场景和应用需求调节互连线的速度，可以在高速应用模式下提高互连线速度，确保传输可靠性，又可以在低速应用模式下降低互连线速度，节省器件功耗，延长器件寿命。

为了实现上述目的，本发明第一方面提供一种可编程逻辑器件的互连线自校准电路，所述可编程逻辑器件的内部逻辑电路通过互连线连接，所述互连线自校准电路包括：

误码校验模块，用于检测可编程逻辑器件的内部逻辑电路与外部资源的数据交互过程中是否发生误码，并生成对应的检测结果；

校准模块，用于根据所述检测结果调整连接所述内部逻辑电路的互连线的驱动电压。

进一步地，所述误码校验模块用于在检测到可编程逻辑器件的内部逻辑电路与外部资源的数据交互过程中发生误码的情况下，向所述校准模块发送误码标志信号；

所述校准模块用于接收所述误码标志信号，并根据所述误码标志信号调整连接所述内部逻辑电路的互连线的驱动电压。

进一步地，所述校准模块包括：