[发明专利]芯片设计中基于综合网表提取时钟树的方法及应用在审
| 申请号： | 202110865707.9 | 申请日： | 2021-07-29 |
| 公开（公告）号： | CN113569524A | 公开（公告）日： | 2021-10-29 |
| 发明（设计）人： | 吴帅帅;郑立青;杨睿;孙一 | 申请（专利权）人： | 眸芯科技（上海）有限公司 |
| 主分类号： | G06F30/396 | 分类号： | G06F30/396;G06F30/327;G06F30/33;G06F111/04 |
| 代理公司： | 上海图灵知识产权代理事务所(普通合伙) 31393 | 代理人： | 谢微 |
| 地址： | 201210 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了芯片设计中基于综合网表提取时钟树的方法及应用，涉及集成电路设计技术领域。所述方法包括步骤：在逻辑综合步骤，获取芯片顶层和子模块的逻辑综合网表信息，以及芯片切分的模块信息和时钟约束文件信息；根据获取的信息拼接全芯片的时钟结构，从时钟约束文件中获取时钟源；基于全芯片的时钟结构信息，从时钟源开始采用递归算法逐级往后循迹以形成全芯片时钟树网络；在循迹过程中，根据时钟树循迹路径确定顶层时钟树和子模块时钟树的起点和终点；循迹结束，对顶层和子模块的时钟结构进行归类以形成时钟树实现指导文件。本发明缩短了时钟树验证周期，提高了时钟树实现工作的效率和正确性。 | ||
| 搜索关键词： | 芯片 设计 基于 综合 提取 时钟 方法 应用 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于眸芯科技（上海）有限公司，未经眸芯科技（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110865707.9/，转载请声明来源钻瓜专利网。
- 上一篇：维特比译码方法及设备
- 下一篇：一种儿科用臀部注射设备
