[发明专利]多核心处理器电路在审
| 申请号： | 202110330711.5 | 申请日： | 2021-03-26 |
| 公开（公告）号： | CN113515063A | 公开（公告）日： | 2021-10-19 |
| 发明（设计）人： | 蔡文浩;张宝树;谢志明 | 申请（专利权）人： | 新唐科技股份有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 王涛;任默闻 |
| 地址： | 中国台湾新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种多核心处理器电路，包括多个处理器核心、程序存储器、第一汇流排、数据存储器及第二汇流排。程序存储器用以储存至少一程序指令。第一汇流排耦接于这些处理器核心与程序存储器之间。数据存储器用以储存至少一程序数据。第二汇流排耦接于多个处理器核心与数据存储器之间。这些处理器核心逐个被使能以存取程序存储器及数据存储器，且其余的处理器核心被关闭。 | ||
| 搜索关键词： | 多核 处理器 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于新唐科技股份有限公司，未经新唐科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110330711.5/，转载请声明来源钻瓜专利网。
- 上一篇：估计STED分辨率的方法和设备
- 下一篇：一种盾构机用支撑泥
