[发明专利]多核心处理器电路

权利要求书

1.一种多核心处理器电路，其特征在于，包括：

多个处理器核心；

一程序存储器，用以储存至少一程序指令；

一第一汇流排，耦接于所述处理器核心与所述程序存储器之间；

一数据存储器，用以储存至少一程序数据；以及

一第二汇流排，耦接于所述多个处理器核心与所述数据存储器之间，

其中所述处理器核心逐个被使能以存取所述程序存储器及所述数据存储器，且其余的所述处理器核心被关闭。

2.根据权利要求1所述的多核心处理器电路，其特征在于，还包括一控制电路，耦接所述处理器核心，以逐个使能所述处理器核心。

3.根据权利要求2所述的多核心处理器电路，其特征在于，还包括一时钟产生器，用以产生一操作时钟至所述控制电路，其中所述控制电路仅将所述操作时钟提供至被使能的处理器核心。

4.根据权利要求3所述的多核心处理器电路，其特征在于，所述控制电路具有多个暂存器，所述暂存器个别与所述处理器核心对应，并且所述处理器核心个别的使能期间决定于对应的暂存器中所储存的值。

5.根据权利要求4所述的多核心处理器电路，其特征在于，所述处理器核心个别的使能期间决定于各所述处理器核心的性质。

6.根据权利要求5所述的多核心处理器电路，其特征在于，相同性质的处理器核心具有相同时间长度的使能期间，并且不同性质的处理器核心具有不同时间长度的使能期间。

7.根据权利要求5所述的多核心处理器电路，其特征在于，具有简单处理任务的处理器核心具有较短时间的使能期间，并且具有复杂处理任务的处理器核心具有较长时间的使能期间。

8.根据权利要求4所述的多核心处理器电路，其特征在于，所述控制电路包括一计数器，用以计数所述处理器核心的使能期间。

9.根据权利要求8所述的多核心处理器电路，其特征在于，所述计数器依据所述操作时钟进行计数，在所述控制电路改变所述操作时钟的提供至的处理器核心时重置，并且在所述计数器的值达到对应的暂存器中所储存的值时，将所述操作时钟提供至下一处理器核心。

10.根据权利要求1所述的多核心处理器电路，其特征在于，使能的处理器核心通过所述第一汇流排存取所述程序存储器且通过所述第二汇流排存取所述数据存储器。