[发明专利]一种时钟相位选择电路

摘要

本发明提供一种时钟相位选择电路，包括相位选择译码电路和时钟选择模块。相位选择译码电路包括M个脉冲发生单元、M个与门、M个触发单元和第一非门。在使能信号为高电平时，与M路相位依次延迟的候选时钟中相位在通讯场时钟的相位之前且与通讯场时钟的相位最接近的候选时钟对应的触发单元输出高电平，其它触发单元均输出低电平。时钟选择模块将与输出高电平的触发单元对应的1路候选时钟作为输出时钟输出。本发明提供的时钟相位选择电路，选出相位相近的候选时钟的时间仅需要通讯场时钟的几个周期，相比仅使用数字锁相环电路的方法，提高了根据通讯场时钟的相位变化锁定相位相近的候选时钟输出的响应时间。