[发明专利]一种时钟相位选择电路

说明书

本发明提供一种时钟相位选择电路，包括相位选择译码电路和时钟选择模块。相位选择译码电路包括M个脉冲发生单元、M个与门、M个触发单元和第一非门。在使能信号为高电平时，与M路相位依次延迟的候选时钟中相位在通讯场时钟的相位之前且与通讯场时钟的相位最接近的候选时钟对应的触发单元输出高电平，其它触发单元均输出低电平。时钟选择模块将与输出高电平的触发单元对应的1路候选时钟作为输出时钟输出。本发明提供的时钟相位选择电路，选出相位相近的候选时钟的时间仅需要通讯场时钟的几个周期，相比仅使用数字锁相环电路的方法，提高了根据通讯场时钟的相位变化锁定相位相近的候选时钟输出的响应时间。

技术领域

本发明涉及NFC（Near Field Communication，近场通信）技术领域，更具体地说，涉及一种时钟相位选择电路。

背景技术

在NFC方案中，读卡器产生频率为13.56MHz的通讯场。NFC卡片通过读取读卡器发送的通讯场的强弱实现与读卡器通讯，而数据发送的速度也是与通讯场的频率相同步的。这就需要NFC卡片中的时钟与读卡器发送的通讯场的时钟，在频率以及相位上保持一致。

目前常用的方法是，采用数字锁相环来实现所需的时钟与通讯场的时钟频率一致。但数字锁相环对相位的调整是一个非常缓慢的过程，如果通讯场时钟相位产生变化，数字锁相环无法短时间锁定到与通讯场时钟相同的相位。在通讯场相位发生突然变化时，数字锁相环的相位会长时间的产生偏差。

发明内容

有鉴于此，本发明提出一种时钟相位选择电路，欲实现快速响应通讯场时钟相位的变化目的。

为了实现上述目的，现提出的方案如下：

一种时钟相位选择电路，包括：相位选择译码电路和时钟选择模块；

所述相位选择译码电路包括M个脉冲发生单元、M个与门、M个触发单元和第一非门；

第i个脉冲发生单元的输入端用于输入第i路候选时钟，第i个脉冲发生单元的输出端连接第i个与门的一个输入端，第i个与门的另一个输入端连接所述第一非门的输出端，第i个与门的输出端连接第i个触发单元的第一触发端，所述第i个触发单元的使能端用于输入使能信号，所述第i个触发单元的第二触发端连接第i+1个与门的输出端，所述第一非门的输入端用于输入通讯场时钟，各路候选时钟的频率均是通讯场时钟频率的N倍，N为正整数，第i+1路候选时钟相比第i路候选时钟的相位滞后T/M，i=1、2、……、M，T为候选时钟的周期；

时钟选择模块，用于将与输出端中数据置为1的触发单元对应的1路候选时钟作为输出时钟输出；

所述脉冲发生单元，用于在输入信号的上升沿触发下输出一个脉冲信号；

所述触发单元，用于在输入的使能信号为低电平时，输出低电平；在输入的使能信号为高电平时，若仅第一触发端出现脉冲信号则输出高电平并保持，若仅第二触发端出现脉冲信号则输出低电平并保持，若第一触发端和第二触发端均未出现脉冲信号则保持输出不变。

优选的，所述时钟选择模块，包括：

第一延时器、第一或门、第二非门、第一与门以及M个时钟选择子模块；

所述第一延时器的输入端用于输入所述通讯场时钟，所述第一延时器的输出端连接所述第一与门的一个输入端，所述第一与门的另一个输入端用于输入所述使能信号；

每个所述时钟选择子模块均包括第一级寄存器、第二级寄存器、锁存器和与门；

所述第一或门包括M个输入端，所述第一或门的输出端输出的为输出时钟；