[发明专利]一种多bit输入与多bit权重乘累加的存内计算单元有效

专利信息
申请号: 202110238050.3 申请日: 2021-03-04
公开(公告)号: CN112599165B 公开(公告)日: 2021-06-29
发明(设计)人: 乔树山;李润成;尚德龙;周玉梅 申请(专利权)人: 中科院微电子研究所南京智能技术研究院
主分类号: G11C11/413 分类号: G11C11/413
代理公司: 北京高沃律师事务所 11569 代理人: 杜阳阳
地址: 211100 江苏省南京市江宁*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种多bit输入与多bit权重乘累加的存内计算单元,其特征在于,包括输入端、多个6管SRAM存储单元、累加电容和输出线;各所述6管SRAM存储单元的字线分别与所述输入端连接,各所述6管SRAM存储单元的位线通过开关与所述累加电容的第一端连接,所述累加电容的第一端通过开关与输出线连接;所述输入端用于输入不同脉宽的输入信号,所述累加电容用于累加各所述6管SRAM存储单元的位线上的电压。本发明实现了减小了面积的多位运算。
搜索关键词: 一种 bit 输入 权重 累加 计算 单元
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中科院微电子研究所南京智能技术研究院,未经中科院微电子研究所南京智能技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202110238050.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top