[发明专利]一种引入block结构深N阱层的抗辐射GGNMOS器件的制备方法

摘要

本发明公开一种引入block结构深N阱层的抗辐射GGNMOS器件的制备方法，属于集成电路静电放电保护技术领域，可以与薄外延工艺兼容，在基于P‑/P+外延衬底材料上制备GGNMOS器件，用于电路的ESD保护结构，实现了抗单粒子闩锁与ESD保护能力的折中均衡。通过引入block结构的深N阱层，可以在一定程度上提升GGNMOS器件体区电阻值，解决了薄外延工艺中ESD触发电流过大的问题，提升ESD保护能力；同时又未将P外延层与P阱完全隔断，增加了电流泄放通道，提高了器件抗单粒子闩锁作用。本GGNMOS器件制备方法与现有薄外延工艺相兼容，实现了抗单粒子闩锁与ESD保护能力的折中均衡。