[发明专利]三维半导体存储器件

摘要

公开了一种三维半导体存储器件，该三维半导体存储器件包括：衬底，包括单元阵列区域和连接区域；堆叠，包括顺序地堆叠在衬底上的第一堆叠和第二堆叠，该堆叠在堆叠连接区域上具有阶梯结构，第一堆叠和第二堆叠中的每一个包括竖直地堆叠在衬底上的导电图案；以及接触插塞，设置在连接区域上并分别耦接至导电图案。每个接触插塞的底表面位于相应的导电图案的顶表面和底表面之间。在每个堆叠中，当从相应的导电图案的顶表面测量时，每个接触插塞的凹陷深度在导电图案的堆叠方向上单调变化。与第一堆叠的最上导电图案和第二堆叠的最下导电图案耦接的接触插塞具有离散的凹陷深度。