[发明专利]用于张量数据的存储器布置

摘要

公开的电路包括RAM电路(404、406)、存储器控制器(402)和处理电路阵列(408、410)。每个RAM电路包括读取端口和写入端口。存储器控制器访问布置在RAM电路中的张量缓冲器(412、414、416、418)的组中的张量数据。存储器控制器通过共享的读取控制信号线(共享的读取地址线和共享的写入使能信号线)耦接到每个读取端口，并且通过共享的写入地址线耦接到每个写入端口。存储器控制器生成用于在不同时间访问张量缓冲器中的不同张量缓冲器读取控制信号线和写入控制信号线。处理电路阵列被耦接到RAM电路。该阵列包括用于对张量数据执行张量运算的多行和多列处理器电路。每个处理电路阵列中的每一行中的处理电路被耦接以接收张量数据的相同部分。