[实用新型]一种合并单元测试装置有效
| 申请号： | 201920626137.6 | 申请日： | 2019-04-30 |
| 公开（公告）号： | CN210015177U | 公开（公告）日： | 2020-02-04 |
| 发明（设计）人： | 蔡明;王东鹏;樊道庆;林寰;陈涛;曾建兴;林峰;王之纯;郭俊波;王晓环;苏晓艺;郑坤炜;郜学思;陈文旭;郑榆发;张欣;林梓衡;李露琼;蔡思雨;杨康宜;王桂哲;赖楷文;侯光华 | 申请（专利权）人： | 广东电网有限责任公司;广东电网有限责任公司汕头供电局 |
| 主分类号： | G01R31/00 | 分类号： | G01R31/00;G05B19/042;G08C17/02 |
| 代理公司： | 11227 北京集佳知识产权代理有限公司 | 代理人： | 罗满 |
| 地址： | 510600 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种合并单元测试装置，包括用于进行测试数据处理的主板插件，用于进行数据收发处理的光口插件以及分别与主板插件和光口插件连接的电源插件，相比于现有技术中一体式结构的合并单元测试装置，本实用新型提供的合并单元测试装置将主板和光口设计为模块化形式，即主板插件包括第一FPGA芯片以及与第一FPGA芯片连接的ARM处理芯片，光口插件包括第二FPGA芯片以及与第二FPGA芯片连接的光口模块，且第一FPGA芯片与第二FPGA芯片连接，实现了对主板插件的测试数据处理功能与光口插件数据收发处理的任务进行分工，提高了合并单元测试装置对合并单元测试需求的应对能力及合并单元测试装置的整体运算能力和性能。 | ||
| 搜索关键词： | 合并单元测试 插件 光口 主板 测试数据处理 数据收发处理 本实用新型 模块化形式 一体式结构 插件连接 电源插件 光口模块 整体运算 分工 | ||
【主权项】：
1.一种合并单元测试装置，其特征在于，包括用于进行测试数据处理的主板插件，用于对被测合并单元进行数据收发处理的光口插件以及分别与所述主板插件和所述光口插件连接的电源插件；/n其中，所述主板插件包括第一FPGA芯片以及与所述第一FPGA芯片连接的ARM处理芯片，所述光口插件包括第二FPGA芯片以及与所述第二FPGA芯片连接的光口模块，所述第一FPGA芯片与所述第二FPGA芯片连接。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东电网有限责任公司;广东电网有限责任公司汕头供电局，未经广东电网有限责任公司;广东电网有限责任公司汕头供电局许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201920626137.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种变压器电磁参数在线监测预警装置
- 下一篇：一种配电终端网络安防测试仪
