[实用新型]一种合并单元测试装置

说明书

本实用新型公开了一种合并单元测试装置，包括用于进行测试数据处理的主板插件，用于进行数据收发处理的光口插件以及分别与主板插件和光口插件连接的电源插件，相比于现有技术中一体式结构的合并单元测试装置，本实用新型提供的合并单元测试装置将主板和光口设计为模块化形式，即主板插件包括第一FPGA芯片以及与第一FPGA芯片连接的ARM处理芯片，光口插件包括第二FPGA芯片以及与第二FPGA芯片连接的光口模块，且第一FPGA芯片与第二FPGA芯片连接，实现了对主板插件的测试数据处理功能与光口插件数据收发处理的任务进行分工，提高了合并单元测试装置对合并单元测试需求的应对能力及合并单元测试装置的整体运算能力和性能。

技术领域

本实用新型涉及柔性直流换流站技术领域，特别涉及一种合并单元测试装置。

背景技术

合并单元(Merging Unit，MU)，是指对一次互感器传输过来的电气量进行合并和同步处理，并将处理后的数字信号按照特定格式转发给间隔层设备使用的装置。合并单元在一定程度上实现了过程层数据的共享和数字化，它作为遵循IEC61850标准的数字化变电站间隔层、站控层设备的数据来源，作用十分重要。随着数字化变电站自动化技术的推广和工程建设，对合并单元的功能和性能要求越来越高，所需合并单元的数量也在成倍扩增。因而，对合并单元的测试任务愈发重要。

图1为一种现有技术中的合并单元测试装置的结构示意图。如图1所示，在现有技术中，合并单元测试装置为一体化结构，以包括FPGA芯片101和ARM处理芯片102的主板100为中心，连接多个光串口输入口103和多个光串口输出口104，还包括与主板100连接的用于连接计算机的电口105、电源模块106以及与主板100连接的对时模块107。将光串口输入口103和光串口输出口104与被测合并单元108连接后，应用该装置，通过模拟合并单元接收的数字报文信号发送至合并单元，并接收合并单元发送的数据报文信号，形成闭环测试，可判断被测合并单元108的转换精度和延时等特性，实现对智能变电站合并单元的现场测试。

然而，随着待测合并单元的数量增多，这种现有的合并单元测试装置出现了测试速度慢、不方便拓展接口等问题，测试效率较低。

如何对合并单元进行批量、快速的测试，提高合并单元测试装置的测试效率，是本领域技术人员需要解决的技术问题。

实用新型内容

本实用新型的目的是提供一种合并单元测试装置，具有较高的测试效率，用于对合并单元进行批量、快速的测试。

为了解决上述技术问题，本实用新型提供一种合并单元测试装置，包括用于进行测试数据处理的主板插件，用于对被测合并单元进行数据收发处理的光口插件以及分别与所述主板插件和所述光口插件连接的电源插件；

其中，所述主板插件包括第一FPGA芯片以及与所述第一FPGA芯片连接的ARM处理芯片，所述光口插件包括第二FPGA芯片以及与所述第二FPGA芯片连接的光口模块，所述第一FPGA芯片与所述第二FPGA芯片连接。

可选的，所述主板插件还包括与所述ARM处理芯片连接的无线通信模块。

可选的，所述无线通信模块具体为Wi-Fi通信模块或蓝牙通信模块或GPRS通信模块。

可选的，所述光口模块具体为光收发一体模块。

可选的，还包括分别与所述第一FPGA芯片和所述第二FPGA芯片连接的、用于同步所述第一FPGA芯片和所述第二FPGA芯片的时间的对时模块。

可选的，所述对时模块具体为光B码对时模块或GPS对时模块。

可选的，还包括与所述第一FPGA芯片连接的开关量输入输出模块。

可选的，还包括与所述第一FPGA芯片连接的触控屏。

可选的，所述光口插件的数量具体为多个。