[实用新型]用于纳维码的读码系统

摘要

本实用新型提供了用于纳维码的读码系统，其可以实现纳维码的读取；其包括控制单元、运算单元、转换单元、USB接口单元；所述控制单元，用于对接收到的数据信息进行保存；所述运算单元，电控连接于所述控制单元、转换单元之间，用于将所述控制单元保存的数据信息完成光电转换，将数据信息变化成对应的数据信号；所述转换单元，与所述运算单元电控连接，用于将所述运算单元输出的数据信号完成解码，并实现数据传输至终端设备；所述USB接口单元，与所述控制单元电控连接，用于将所述控制单元输出的信息发送至终端设备。

主权项

1.用于纳维码的读码系统，其特征在于，其包括控制单元、运算单元、转换单元、USB接口单元；/n所述控制单元，用于对接收到的数据信息进行保存；/n所述运算单元，电控连接于所述控制单元、转换单元之间，用于将所述控制单元保存的数据信息完成光电转换，将数据信息变化成对应的数据信号；/n所述转换单元，与所述运算单元电控连接，用于将所述运算单元输出的数据信号完成解码，并实现数据传输至终端设备；/n所述USB接口单元，与所述控制单元电控连接，用于将所述控制单元输出的信息发送至终端设备；/n所述控制单元包括控制器U1、电阻R1～R7、电容C1～C10、反向器U3、电感L1；所述电容C5、C6、电阻R2的一端及与所述控制器U1的5、6、7脚相连后接与电压输入端Vin，所述电阻R2的另一端与所述电容C8的一端均连接于所述控制器U1的4脚，所述电容C5、C6、C8的另一端相连后接地；所述反向器U3的1脚接电源Vcc，所述反向器U3的4脚接所述控制器U1的3脚，所述电容C4、电阻R4的一端与所述反向器U3的3脚相连接后接地，所述电容C4、电阻R4的另一端分别对应连接所述控制器U1的2、1脚；所述控制器U1的0、8、9、10、20脚相连后接地；所述控制器U1的11、12、13、14、15、16脚相连后与所述电感L1的一端连接，所述电容C1、C2、C3、C7、电阻R1的一端均与所述电感L1的一端连接后接于电源V1d+，所述电容C1、C2、C3的另一端相连后接地，所述电容C7的另一端连接所述电阻R3的一端，所述电容C9、C10的一端均接于所述控制器U1的18脚，所述电容C9、电阻R1、R3的另一端、所述电阻R5、R6、R7的一端、所述控制器U1的19脚均相连接，所述电容C10与所述电阻R5的另一端连接，所述电阻R7的另一端接地；/n所述运算单元包括放大器U2A、U2B、发光二极管D1、电容C11、C12、电阻R8～R11；所述发光二极管D1的正极连接所述电源V1d+，所述发光二极管D1的负极与所述电阻R11的一端、放大器U2A的3脚相连接，所述电阻R8、R9的一端相连后接于所述放大器U2A的2脚，所述电阻R9、R11的另一端相连后接地，所述放大器U2A的4脚接地，所述电阻R8的另一端与所述放大器U2A的1脚、放大器U2B的5脚均相连接，所述电容C12的一端与所述放大器U2A的8脚相连后接所述电源Vcc，所述电容C12的另一端接地，所述电阻R10、电容C11的一端相连后接于所述放大器U2B的6脚，所述电容C11、电阻R6的另一端、所述放大器U2B的7脚均相连；/n所述转换单元包括微转换器U4、电阻R12～R14、电容C13～C16、晶振X1、稳压管D2、电解电容EC1、电感L2；所述电阻R12的一端与所述微转换器U4的2脚相连后接于接口J1的2脚，所述电阻R12的另一端连接所述电源Vcc，所述微转换器U4的22脚连接所述反向器U3的2脚，所述微转换器U4的3、4脚分别对应连接接口J2的1、2脚，所述接口J2的3脚接地，所述微转换器U4的5脚连接所述电阻R13后接所述电源Vcc、且与接口J3的3脚相连接，所述接口J3的2脚连接所述微转换器U4的9脚，所述接口J3的1脚接地；所述微转换器U4的20脚连接所述电阻R10的另一端，所述微转换器U4的19脚连接所述电源V1d+，所述微转换器U4的18脚连接所述放大器U2B的5脚，所述微转换器U4的17脚连接所述电容C14后接地，所述微转换器U4的16脚连接所述电容C13后接地；所述晶振X1的两端分别连接于所述微转换器U4的26、27脚，所述微转换器U4的1、14、15脚相连后接地，所述电感L2、电容C15的一端相连后接于所述微转换器U4的13脚，所述微转换器U4的28脚、稳压管D2的负极、电感L2的另一端、电容C16的一端均相连后连接所述电源Vcc，所述电容C15、C16的另一端相连后接地，所述稳压管D2的正极连接所述电压输入端Vin，接口J4的2脚连接所述电阻R14的一端，所述电阻R14的另一端与所述电解电容EC1的正极连接后接所述电压输入端Vin，所述电解电容EC1的负极与所述接口J4的1脚相连后接地；/n所述USB接口单元包括晶体管IC1、多路分解器IC2、电阻R15～R24、电容C17、蜂鸣器LS1；所述多路分解器IC2的3脚、电容C17的一端相连后接地，所述多路分解器IC2的8、10脚、电容C17的另一端相连后接电源5V，所述多路分解器IC2的6、9脚相连后经所述电阻R15后接地；所述电阻R17、R18的一端相连后接所述多路分解器IC2的2脚，所述电阻R18的另一端接地，所述电阻R17的另一端连接所述晶体管IC1的5脚，所述晶体管IC1的4脚接地，所述晶体管IC1的6脚经所述电阻R16后接所述电源5V、且与所述多路分解器IC2的1脚相连接，所述晶体管IC1的3脚连接所述蜂鸣器LS1的2脚，所述蜂鸣器LS1 的1脚、晶体管IC1的1脚均接地，接口J6的4脚连接所述电阻R19的一端、所述晶体管IC1的2脚，所述电阻R19的另一端连接所述电源5V，所述接口J6的1、3脚相连后接地，所述接口J6的2脚、接口J5的5脚与所述电阻R20的一端均相连接，所述接口J5的3脚连接所述电阻R21的一端、且与所述多路分解器IC2的5脚相连接，所述电阻R20、R21的另一端相连后接所述电源5V，所述接口J5的1脚接所述电源5V，所述接口J5的2、4、6脚相连后接地；接口J8、J9的1脚均接所述电源5V，所述接口J8的4脚接地，所述接口J9的4、5、6脚相连后接地，所述接口J8的2、3脚分别对应连接所述接口J9的2、3脚、且均与所述控制器U1的32、33脚相连接，接口J7的2脚接地，所述接口J7的1脚经所述电阻R22后连接所述多路分解器IC2的4脚，所述接口J7的3脚经所述电阻R23后连接所述多路分解器IC2的7脚，所述接口J7的4脚经所述电阻R24后连接所述多路分解器IC2的2脚。/n