[实用新型]一种基于DDS的综合信号模拟源有效
| 申请号： | 201920138016.7 | 申请日： | 2019-01-25 |
| 公开（公告）号： | CN209460607U | 公开（公告）日： | 2019-10-01 |
| 发明（设计）人： | 周敬权;郝筱鲲;王鹏 | 申请（专利权）人： | 成都烨软科技有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 成都慕川专利代理事务所(普通合伙) 51278 | 代理人： | 李小金 |
| 地址： | 610000 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种基于DDS的综合信号模拟源由MCU模块、FPGA模块、DDS模块和PLL模块，外部时钟模块和电源模块组成，其中电源模块分别与其他五个模块相连，MCU模块的信号输出端通过RS232与FPGA模块的信号输入端相连接；FPGA模块的信号输出端分别与PLL模块信号输入端、DDS模块信号输入端相连，实现对DDS模块和PLL模块进行配置控制。外部时钟模块的40M时钟输出端分别与FPGA模块的工作时钟输入端、PLL模块的基准时钟输入端相连，外部时钟模块为FPGA模块和PLL模块提供40Mhz的时钟，PLL模块的信号输出端与DDS模块的参考时钟输入端相连，PLL模块输出的2.4Ghz—3.5Ghz频率信号作为DDS模块的外部参考时钟。 | ||
| 搜索关键词： | 外部时钟模块 信号输出端 信号输入端 参考时钟 电源模块 综合信号 模拟源 输入端 工作时钟输入端 本实用新型 时钟输出端 基准时钟 配置控制 频率信号 信号输入 输出 外部 | ||
【主权项】：
1.一种基于DDS的综合信号模拟源，其特征在于，包括电源模块向综合板载中的各个模块进行供电，所述综合板载包括MCU模块、FPGA模块、外部时钟模块、PLL模块和DDS模块，所述MCU模块采用ARM通过串口与FPGA模块连接，FPGA模块通过I/O引脚分别与PLL模块和DDS模块连接，所述外部时钟模块向MCU模块、FPGA模块和PLL模块提供基准时钟，PLL模块在接受基准时钟信号后，向DDS模块发送参考时钟信号，通过DDS模块输出综合调制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都烨软科技有限公司，未经成都烨软科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201920138016.7/，转载请声明来源钻瓜专利网。
