[实用新型]一种基于DDS的综合信号模拟源有效
| 申请号： | 201920138016.7 | 申请日： | 2019-01-25 |
| 公开（公告）号： | CN209460607U | 公开（公告）日： | 2019-10-01 |
| 发明（设计）人： | 周敬权;郝筱鲲;王鹏 | 申请（专利权）人： | 成都烨软科技有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 成都慕川专利代理事务所(普通合伙) 51278 | 代理人： | 李小金 |
| 地址： | 610000 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 外部时钟模块 信号输出端 信号输入端 参考时钟 电源模块 综合信号 模拟源 输入端 工作时钟输入端 本实用新型 时钟输出端 基准时钟 配置控制 频率信号 信号输入 输出 外部 | ||
1.一种基于DDS的综合信号模拟源，其特征在于，包括电源模块向综合板载中的各个模块进行供电，所述综合板载包括MCU模块、FPGA模块、外部时钟模块、PLL模块和DDS模块，所述MCU模块采用ARM通过串口与FPGA模块连接，FPGA模块通过I/O引脚分别与PLL模块和DDS模块连接，所述外部时钟模块向MCU模块、FPGA模块和PLL模块提供基准时钟，PLL模块在接受基准时钟信号后，向DDS模块发送参考时钟信号，通过DDS模块输出综合调制信号。
2.根据权利要求1所述的一种基于DDS的综合信号模拟源，其特征在于，所述MCU模块通过ARM中RS232串口的TX引脚与FPGA模块中的RX引脚连接，将MCU模块中存储的工作状态信息发送至FPGA模块中。
3.根据权利要求2所述的一种基于DDS的综合信号模拟源，其特征在于，所述MCU模块向FPGA传输信息的速率为9600bps。
4.根据权利要求2所述的一种基于DDS的综合信号模拟源，其特征在于，所述工作状态信息包括调制模式、频段和码率信息。
5.根据权利要求1所述的一种基于DDS的综合信号模拟源，其特征在于，所述PLL模块输出2.4～3.5GHz的频率为DDS模块提供参考时钟频率信号。
6.根据权利要求1所述的一种基于DDS的综合信号模拟源，其特征在于，所述DDS模块包括第一阻抗变换器、LDO芯片、DDS芯片和第二阻抗变换器，所述第一阻抗变换器的信号输出端、LDO芯片输出端与DDS芯片的信号输入端相连，DDS芯片的信号输出端第二阻抗变换器的信号输入端相连。
7.根据权利要求6所述的一种基于DDS的综合信号模拟源，其特征在于，所述第一阻抗器将PLL模块输出的高频时钟信号经过缓冲为DDS芯片提供稳定的低相噪参考时钟，第二阻抗变换器将DDS芯片输出的信号进行缓冲，对输出的综合调制信号进行稳固。
8.根据权利要求6所述的一种基于DDS的综合信号模拟源，其特征在于，所述DDS芯片的工作时钟为3.5GHz，输出的信号频率范围为0～1.6GHz。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都烨软科技有限公司，未经成都烨软科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201920138016.7/1.html，转载请声明来源钻瓜专利网。
