[发明专利]一种基于FPGA的异构神经网络计算加速器设计方法有效
| 申请号： | 201911198194.X | 申请日： | 2019-11-29 |
| 公开（公告）号： | CN110991632B | 公开（公告）日： | 2023-05-23 |
| 发明（设计）人： | 李培睿;阮爱武;杜鹏 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063;G06N3/0464;G06N3/048 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于计算机技术领域，提供一种基于FPGA的异构神经网络计算加速器设计方法，该方法适用于大规模的深度神经网络算法加速，方法包括如下步骤：CPU读取神经网络的相关参数，并依据得到的信息对外部存储器及卷积计算单元进行动态的配置；外部存储器将需要载入的参数和输入数据通过总线存放到输入缓存的对应位置；将参数分别交替载入到两个卷积计算单元中，并在一个卷积计算单元载入参数的同时对另一个进行计算，循环交替直到完成整个卷积神经网络的全部运算；再将最后的输出结果存放到输出缓存中，等待外部存储器进行存取。本发明利用FPGA对卷积神经网络计算单元进行组合，能够在节省资源的同时，加快平台的运算速率。 | ||
| 搜索关键词： | 一种 基于 fpga 神经网络 计算 加速器 设计 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911198194.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种网格垫布及其制作方法
- 下一篇：抹平装置及抹平机器人
