[发明专利]一种基于FPGA的异构神经网络计算加速器设计方法

说明书

本发明属于计算机技术领域，提供一种基于FPGA的异构神经网络计算加速器设计方法，该方法适用于大规模的深度神经网络算法加速，方法包括如下步骤：CPU读取神经网络的相关参数，并依据得到的信息对外部存储器及卷积计算单元进行动态的配置；外部存储器将需要载入的参数和输入数据通过总线存放到输入缓存的对应位置；将参数分别交替载入到两个卷积计算单元中，并在一个卷积计算单元载入参数的同时对另一个进行计算，循环交替直到完成整个卷积神经网络的全部运算；再将最后的输出结果存放到输出缓存中，等待外部存储器进行存取。本发明利用FPGA对卷积神经网络计算单元进行组合，能够在节省资源的同时，加快平台的运算速率。

技术领域

本发明属于计算机技术领域，具体涉及一种基于FPGA的异构神经网络计算加速器设计方法。

背景技术

深度学习是人工智能的一个重要邻域，主要用于研究神经网路的算法，理论和应用。自2006年Hinton等人提出深度学习这一概念之后，它在自然语言处理，图像处理，语音处理等诸多邻域取得了非凡的成就，受到了巨大的关注。虽然拥有强大的数据分析预测能力，深度学习依旧面临着超大计算量的问题，因此关于高效深度学习平台的搭建变得越来越重要。

FPGA(Field Programmable Gate Arrays)，现场可编程门阵列，是在PAL，GAL，CPLD等可编程逻辑器件的基础上进一步发展的产物。它是作为专用集成电路邻域中的一种版定制电路，既解决了全定制电路的不足，又克服了原有可编程逻辑器件门电路数量有限的缺点。同时，FPGA在GPU和ASIC中取得了权衡，作为可编程重构硬件，有更加强大的可调控能力，与日增长的逻辑门资源和内存带宽使得它的设计有更大的设计空间，在一定程度上缩短了研究者的开发时限，使研究更加简单易行。

传统的卷积神经网络部署到FPGA上的方法，是在FPGA上实现出完整的神经网络，但占用了大量的FPGA逻辑资源，灵活性较弱。在现阶段，机器学习系统运算量越来越大，深度学习网络越来越深的情况下，该网络的局限性较为明显，该方法只能应用于一些小型的深度学习模型计算，如果需要搭建大型神经网络模型，则需要耗费大量的硬件逻辑资源。

针对神经网络规模越来越庞大这一情况，利用基于FPGA的异构硬件平台，搭建出模块可复用的深度学习计算平台，解决了搭建大型神经网络模型存在的资源不足的问题。但是，该方法由于复用卷积神经网络计算模块，需要在计算每一层之前，将需要的参数重新从内存中加载，这无疑将大量的时间用于参数加载，使得整个网络计算的效率大大降低。

针对上述问题，本发明对基于卷积神经网络计算单元复用的FPGA异构深度学习计算平台进行了优化和改进。优点在于，能够在节省逻辑资源的同时加快平台的运算速率。

发明内容

本发明的目的在于针对现有技术的缺陷，提供一种FPGA的异构神经网络计算加速器设计方法，该方法基于FPGA的异构计算平台，在进行深度学习网络运算的同时，保证逻辑资源的高利用率和模型的高计算速度。

本发明采用的技术方案为：

一种基于FPGA的深度学习计算平台设计方法，其特征在于，包括以下所述步骤：

1)使用FPGA搭建卷积神经网络中的必要运算电路，包括卷积运算电路，激活函数运算电路和池化全连接运算电路，各个电路参数和规模均可配置。

2)在FPGA的异构平台下，根据需要搭建的深度学习网络配置要求，初始化各个电路模块。

3)将一个卷积运算电路，激活函数运算电路和池化全连接运算电路称为一个完整的卷积计算单元。在初始化卷积运算电路，激活函数运算电路和池化全连接运算电路时，需要在FPGA中建立两个相同规模的卷积计算单元。

4)利用CPU控制相关调度模块，分别交错控制两个卷积计算单元，CPU从内存中将对应神经网络的参数载入到第一个卷积计算单元中，第二个卷积计算单元处于等待状态。