[发明专利]采用时序推测型SRAM阵列的Cache行映射与替换方法在审
| 申请号： | 201910921924.8 | 申请日： | 2019-09-27 |
| 公开（公告）号： | CN110782934A | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | 凌明;尚小京;申山;邵天翔;杨军 | 申请（专利权）人： | 东南大学;东南大学—无锡集成电路技术研究所 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413;G11C7/10 |
| 代理公司： | 32200 南京经纬专利商标代理有限公司 | 代理人： | 熊玉玮 |
| 地址： | 214135 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出采用时序推测型SRAM阵列的Cache行映射与替换方法，属于处理器体系结构技术研究领域。本发明提出的Cache中的数据阵列采用时序推测型SARM阵列，提出的映射替换方法与装置通过采用Cache行重映射，实现了每组Cache单元中“强”行所占比例大幅提升、访存请求命中“强”行概率大幅提升，通过优化Cache行替换策略将频繁访问的Cache行替换到“强”行，从而降低读访问延迟，提高Cache的性能。相较于传统的多管SRAM单元，ECC纠错机制等方案，本发明所提出的方案具有更好的性能、能耗和面积指标。 | ||
| 搜索关键词： | 替换 时序 映射 处理器体系结构 技术研究 纠错机制 面积指标 数据阵列 替换策略 传统的 读访问 重映射 多管 延迟 命中 能耗 概率 优化 访问 | ||
【主权项】：
1.采用时序推测型SRAM阵列的Cache行映射方法，其特征在于：/n所述Cache中的标签阵列采用传统型SRAM阵列，数据阵列采用时序推测型SARM阵列；单个时序推测型SARM阵列中的行为子行，各个时序推测型SARM阵列中同一行位置上的子行构成Cache行；/n所述Cache行映射方法的具体步骤如下：/n步骤S1：扫描获得构成Cache行的各子行状态的故障位图；/n所述子行状态用一个比特表示；一个子行中，至少存在一个访问长延时的存储单元，则该子行被标记为“弱”子行，用比特1表示；一个子行中，不存在访问长延时的存储单元，则该子行被标记为“强”子行，用比特0表示；/n步骤S2：对子行分配链接码；/n所述链接码的分配方法是：故障位图的同一列中，“弱”子行从全1编码递减，“强”子行从全0编码递增；/n所述链接码的编码位数N取决于Cache的路组关联数W，其关系满足：W＝2
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学;东南大学—无锡集成电路技术研究所，未经东南大学;东南大学—无锡集成电路技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910921924.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体元件
- 下一篇：存储器装置和控制存储器装置的方法
