[发明专利]光刻版中沟槽的制造方法和沟槽刻蚀方法有效
| 申请号： | 201910859737.1 | 申请日： | 2019-09-11 |
| 公开（公告）号： | CN110767601B | 公开（公告）日： | 2022-10-14 |
| 发明（设计）人： | 何火军;高周妙;庞海舟;隋晓明;罗宁;赵学锋 | 申请（专利权）人： | 杭州士兰集昕微电子有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 蔡纯;张靖琳 |
| 地址： | 310018 浙江省杭州市杭州*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种光刻版中沟槽的制造方法和沟槽刻蚀方法，包括提供一光刻基板，光刻基板包括多个芯片图案区以及划片区，设置多个第一沟槽图案，多个第一沟槽图案分布在多个芯片图案区内，每个第一沟槽图案用于分别形成相应的一个芯片区中的第一沟槽，设置多个第二沟槽图案，多个第二沟槽图案分布在划片区内，每个第二沟槽图案分别用于形成划片道中的第二沟槽，第二沟槽中产生的应力与第一沟槽中产生的应力之间存在一定的角度，应力在方向上相互交叉，继而将晶圆中的多个芯片相互隔离，使得各个芯片中的应力无法叠加，从而改善了整个晶圆的翘曲形变。 | ||
| 搜索关键词： | 光刻 沟槽 制造 方法 刻蚀 | ||
【主权项】：
1.一种光刻版中沟槽的制造方法，其特征在于，包括：/n提供一光刻基板，所述光刻基板包括多个芯片图案区以及划片区；/n设置多个第一沟槽图案，所述多个第一沟槽图案分布在所述多个芯片图案区内，每个所述第一沟槽图案用于分别形成相应的一个芯片区中的第一沟槽；以及/n设置多个第二沟槽图案，所述多个第二沟槽图案分布在所述划片区内，每个所述第二沟槽图案分别用于形成划片道中的第二沟槽，所述划片道用于限定每个所述芯片区的边缘，/n其中，所述多个第二沟槽图案中的至少部分沟槽延伸方向与所述多个第一沟槽图案的部分沟槽延伸方向不平行。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州士兰集昕微电子有限公司，未经杭州士兰集昕微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910859737.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种具有边防且双扣的半导体晶圆制造显影预对准机
- 下一篇：接触孔形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
