[发明专利]芯片的测试系统和测试方法有效
| 申请号： | 201910853713.5 | 申请日： | 2019-09-10 |
| 公开（公告）号： | CN110634530B | 公开（公告）日： | 2021-05-25 |
| 发明（设计）人： | 安友伟;郭润森;闫江;李迪;陈刚;张登军;刘大海;李建球;余作欢;逯钊琦 | 申请（专利权）人： | 珠海博雅科技有限公司 |
| 主分类号： | G11C29/56 | 分类号： | G11C29/56 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 蔡纯;刘静 |
| 地址： | 519080 广东省珠海市高新区大学路1*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供一种芯片的测试系统及测试方法，该测试系统包括：相互通信连接的上位机和测试单元，测试单元由FPGA芯片搭建且配置多个并行测试模块，测试模块与待测芯片为一一对应关系；测试单元通过上位机写入测试函数，测试函数为基于自定义指令集编写的函数；其中，上位机向测试单元发送开始指令，测试单元在接收到开始指令后运行测试函数以调用多个测试模块分别测试对应的待测芯片，并将基于待测芯片输出数据得到的测试结果发送到上位机。本发明实施例提供的芯片测试系统及测试方法基于FPGA硬件系统且通过自定义指令集编写的测试函数进行测试，解决了芯片同测数量少及测试成本高的技术问题。 | ||
| 搜索关键词： | 芯片 测试 系统 方法 | ||
【主权项】：
1.一种芯片的测试系统，其特征在于，包括：/n测试单元，所述测试单元由FPGA芯片搭建且配置多个并行的测试模块，所述测试模块与待测芯片为一一对应关系；/n和所述测试单元通信连接的上位机，所述测试单元通过所述上位机写入测试函数，所述测试函数为基于自定义指令集编写的函数；/n其中，所述上位机向所述测试单元发送开始指令，所述测试单元在接收到所述开始指令后运行所述测试函数以调用多个所述测试模块分别测试对应的待测芯片，并将基于待测芯片输出数据得到的测试结果发送到所述上位机。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海博雅科技有限公司，未经珠海博雅科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910853713.5/，转载请声明来源钻瓜专利网。
- 上一篇：检测方法以及存储器装置
- 下一篇：一种基于双层偏置搜索的蛋白质结构预测方法
